一、带通信号的正交调制与数字下变频器的结构设计（论文文献综述）
彭亚平[1]（2021）在《宽带信号数字下变频的设计与硬件实现》文中提出
周磊[2]（2019）在《中频数字化接收机的硬件研究与实现》文中研究表明无线电接收机对硬件的依赖性很强,但是其信号的适应能力却比较差,并且它的识别能力也比较弱,而数字化接收机不仅可以较好地满足上述要求,还可以实现全景自动识别接收功能。数字化接收机需要将AD转换器尽可能的靠近接收天线,将模拟信号转换为数字信号,因为现阶段还很难对射频信号进行直接采样,所以中频数字化是目前数字化接收机普遍采用的设计方案。本论文针对某侦查干扰系统的技术指标要求和实际情况,提出了一种中频数字化接收机的整体设计方案,中频信号经过转换后,直接进行AD采样,采样的数据经过数字下变频以及数字解调后传至上位机实现中频数字化接收机功能。系统采用模块化设计,由信道模块、数字信号处理模块和控制模块组成,信道模块通过对接收信号的滤波、放大和混频后得到中频信号后送至数字信号处理模块。数字信号处理模块设计了基于FPGA的中频模拟信号解调电路、高速AD采样电路,实现了信号的模数转换、数字正交下变频以及滤波抽取功能,而DSP处理器则完成了基带信号数据的数字解调和抽样判断功能。控制模块实现了对系统控制、数据存储以及与上位机的交互功能。本文重点设计了频率合成器和数字信号处理模块,并对所设计的模块进行了功能验证和性能测试,数据表明该模块满足中频数字化接收机的技术指标要求,并可应用与某侦查干扰系统。
康传华[3]（2012）在《数字阵列雷达导引头及关键技术研究》文中认为数字阵列雷达导引头是一种新概念、新体制的雷达系统，它颠覆了传统作战系统以雷达为核心的设计理念，而是将作战平台的隐身性能作为设计的核心。该系统以数字天线阵列技术为基础，将天线单元和数字收发组件（DTR）布置于载体平台的三维开放空间中，通过实时感知战场的具体环境变化来控制雷达系统相应的工作模式。本文在掌握了数字阵列雷达相关理论知识的基础上，阐述了数字阵列雷达导引头的相关概念和工作原理，对数字阵列雷达导引头现有的和潜在的关键技术问题进行了研究、分析和论证。首先针对数字阵列雷达导引头波束综合的问题，以圆锥导引头为例进行了共形阵列导引头数学模型的建立。选择了矩形微带贴片天线作为有向辐射天线单元，并借助三维电磁仿真软件对其进行了优化设计。然后，在考虑三维载体曲率和单元方向图指向性差异的基础上，应用欧拉旋转变换的数学关系，详细推导出共形阵列的远场辐射方向图函数。重点研究了基于遗传算法（GA）的共形阵列方向图综合问题。考虑天线单元互耦的影响，提出了计入单元互耦因素的阵列方向图综合方法。其次，数字阵列雷达导引头系统同样面临着信号传输、时序同步等技术难题。本文设计了一种无线传输的自适应同步传输链路，该链路能实时检测出天线单元的坐标位置和由此引起的相位变化，通过自适应校准系统对单元的相位差进行补偿以达到同步的目的。最后本文还将数字阵列雷达导引头的数字实现问题进行了研究，采用数字正交调制的方法在数字域实现了雷达发射信号的精密幅相控制。
赵贺洁[4]（2010）在《盲信号分离接收机中数字下变频器设计》文中指出在实际应用中当同一信道上存在多用户或者天线阵列信号处理不当时,会出现多个源信号因信道耦合而在传输过程中发生混迭的情况,同时用户接收到的信号也将是多个信号混合的数据信号。当信号混迭情况较严重时,利用常规的接收机用户将无法提取有用信号。而基于软件无线电技术设计的盲信号分离接收机的作用就是为了解决上述问题,它能把用户需要的信号从接收到的混迭信号中提取出来。但是长期以来由于盲信号分离受噪声影响较大,导致它一直无法在实际应用中有所作为。为了在盲分离接收机领域有所突破,必须对接收机设计当中的各个关键构成深入研究。本文主要对盲信号分离接收机中的一项关键技术—数字下变频技术进行了研究和设计,从而为建立盲信号分离理论研究的通用硬件平台打下良好基础。文中首先提出了一个简单的抗混迭软件无线电接收机,并阐述了该数字接收机的基本结构;然后适当介绍了数字下变频器设计中要使用的抽取、内插、滤波器设计等各种原理方法;接着结合接收机实验中对数字下变频器的设计要求,设计数字下变频器,并完成仿真检验;最后,利用接收机对整个硬件平台进行了初步的分离效果测试。本文研究的目标是设计出一个可用于盲信号分离接收机中的基于FPGA的双通道专用数字下变频器,作为盲信号分离试验里信号接收机中信道化模块的数字前端,无失真地完成AD后的数字信号降速功能,最终在设计过程当中总结出一套行之有效的设计盲信号分离接收机中数字下变频器的方法。实验最后利用设计好的结果检验盲信号分离接收机的分离效果。测试的结果表明,在混迭信号带宽较小,信号是被线性混迭的条件下,采用上述基于FPGA的数字下变频设计方法和结论,接收机可以成功有效地将接收到的混迭信号分离出来。
刘华[5]（2010）在《数字下变频器的设计》文中提出软件无线电是当前军事与移动通信领域的研究热点之一,它于上个世纪90年代初提出,它具有通用性、开放性和可重配置性等许多优点。由于目前的硬件条件还不能实现理想的软件无线电,一般采用折中的中频带通采样软件无线电结构,因此数字下变频技术应需而生。从而研究数字下变频技术有了重要意义。传统的数字下变频器一般是由通用DSP处理器或者ASIC构成,但是这些芯片要么开发难度大,要么价格昂贵,而FPGA具有可重复编程、速度快、开发投入小等特点,越来越受到业界的欢迎。随着微电子技术的发展和高性能FPGA器件的实用化,实现基于FPGA技术的数字下变频器势在必行。本文在深入学习通信原理与系统、数字信号处理、多抽样率信号处理等相关课程的基础上,深入研究了如何用FPGA实现数字下变频技术的方法。运用FPGA的设计方法已经成功的实现了数字下变频的关键模块:数控振荡器、级联积分梳状滤波器和整形滤波器。本课题采用的设计工具有Matlab,ISE8.2i,ModelSim,Cadence SPB15.7,Protel DXP2004。软件部分先用Mathworks公司的MATLAB对数字下变频器的各个滤波器的进行设计,接着用Verilog HDL语言编程并在赛灵思公司的综合开发环境ISE8.2i下编译综合,最后在明导公司的ModelSim SE6.1f环境下进行仿真,验证。硬件部分采用Cadence SPB15.7软件进行原理图设计,并用Protel DXP2004进行印刷电路板的设计。
高巍[6]（2009）在《基于DSP的直接下变频宽带接收机的设计与实现》文中认为传统无线电接收机对硬件依赖性强,各种通信体制之间不能互通,而且在工作频段上也有较大的限制。基于DSP的直接下变频宽带接收机是以软件无线电思想为核心的新型数字化接收机,它弥补了传统接收机在稳定性、灵活性以及集成度等方面的不足,强调以开放性的最简单硬件结构为通用平台,将宽带模数转换器尽量靠近天线,用软件来实现尽可能多的无线电功能。本文介绍了软件无线电的研究现状,并分析了数字无线接收机的设计方案。鉴于目前器件水平的限制,很难实现射频信号的数字化,因此采用直接中频数字化的方案进行设计。首先介绍了信号处理技术所涉及到的基本理论,为中频接收处理平台的设计奠定了基础。然后,完成了接收机射频前端电路的设计,这部分主要完成信号从天线进来到中频采样这个过程的调理和变换,包括对信号的放大、混频、滤波等。重点研究了中频接收处理平台的软、硬件设计。构建了以高速模数转换器AD6640、可编程数字下变频器AD6620和高性能数字信号处理器TMS320VC5416为核心的中频接收处理平台,完成了该平台的电路设计与调试。软件上实现了对AD6620的编程控制,并给出了基于数字信号处理器的高效数据传输和处理流程。最后,采用正交解调算法完成对基带信号的解调。本文所设计的接收机平台具有较强灵活性和通用性,体现了软件无线电的基本思想,为无线电接收机在数字化方向的改进提供了一个可行的实验平台。
曹潇[7]（2008）在《基于FPGA的软件无线电通信平台的设计与实现》文中研究说明软件无线电技术作为一种新的通信技术,其基本思想是构造一个通用硬件平台,使宽带A/D,D/A尽量靠近天线,在数字域完成信号处理,通过选用不同软件模块即可实现不同的通信功能,这样大大缩短了电台的研发周期。该技术在通信（尤其是在移动通信）领域有着迫切的需求和广阔的应用前景。本文阐述了软件无线电的基础理论,对信号采样理论、多速率信号处理技术、高效数字滤波器、数字正交变换理论进行了分析和研究。从目前器件发展水平和实验研究条件出发,设计了一个基于FPGA的软件无线电通信平台。设计采用了中频数字化处理的硬件平台结构,选用Altera Cyclone系列FPGA作为信号处理和总体控制配置的核心,并结合专用通信芯片,数字上变频器AD9856和数字下变频器AD6654来实现该平台。采用VHDL和Verilog HDL语言对时分复用模块、信道编解码模块、调制解调模块等进行了模块化设计,并对电路板设计过程中系统的配置和控制、无源滤波器设计、阻抗匹配电路设计等问题进行了详细的讨论,最后对印制电路板进行测试和调试,获得了预期的效果。本文给出的设计方案,大大简化了数字通信系统的硬件设备,具有较强的通用性和灵活性,通过修改系统参数和配置程序,即可适应不同的通信模式和信道状况,充分体现了软件无线电的优势。该平台不仅仅能应用在通信设备上,在许多系统验证平台、测试设备中均可应用,颇具实用价值。
陈大海[8]（2008）在《中频数字收发信机的研究与系统实现》文中研究表明目前,随着技术的高速发展,越来越多的无线电收发信机功能适合采用数字技术设计和实现。因为数字技术相比较模拟技术具有很大的优越性,主要表现在处理精度高,灵活性好,设备体积小,功耗低,抗干扰能力强等方面。理想软件无线电要求A/D和D/A尽量向射频靠拢,而将尽可能多的无线电功能用软件加以实现。目前,受芯片制造技术的制约,软件无线电收发信机的功能还适合在中频上加以实现。研究的重点一方面是针对多种体制信号进行全数字化调制解调高效结构以及实现算法的研究,另一个方面就是采用高速A/D、D/A转换器以及高性能,大规模可编程器件进行样机的工程研制。这些工作对于将来实现理想软件无线电的功能无疑具有重要的理论和实践意义。本文是围绕着中频数字收发信机的设计这一主题展开的。首先是关于2Mbps码率PCM/FM遥测数字接收机设计问题,主要包括三个研究点:1)提出了一种高效的数字FM解调算法;2)研究了PCM/FM信号的同步技术,包括载波同步和PCM码同步两方面,提出了一种载波频偏抑制的新方法;3)采用高速ADC,专用数字下变频器件（DDC）和FPGA设计和实现了PCM/FM中频数字化接收机,对其性能进行了实验测试。针对经典DDC方法难以实现宽带信号的有效接收问题,本文的第二个研究内容是关于四种高效的宽带数字下变频实现结构,能够解决其技术瓶颈。高速数传收发信机的设计是跟踪与数据中继卫星系统（TDRSS）的关键技术之一。本文的第三个研究内容关于800Mbps速率8PSK高速数传接收机的设计难题,主要研究点包括:1)提出了8PSK高速数传接收机的实现方案和频域并行处理解调算法,进行计算机仿真验证;2)采用超高速ADC和高性能FPGA设计和实现了8PSK高速数传接收机,对样机进行了测试。本文的第四个研究内容关于中频数字调制器设计和宽带频率合成技术,主要研究点包括三个方面:1)基于ICS564 DAC卡实现了4通道多模式中频数字调制器;2)提出了800Mbps速率8PSK高速数传中频调制器的实现方案,采用高性能FPGA和超高速DAC设计和实现了样机,给出了实验结果;3)采用一种改进的DDS+PLL的频率合成技术设计和实现了一种能够同时覆盖S、L和C波段的宽带低相噪频率合成器。本文的主要创新之处:（1）在PCM/FM中频数字化接收机的研究中,提出了一种高效的FM解调算法,它采用CORDIC（Coordinate Rotation Digital Computer）算法进行鉴相,再对鉴相结果进行一阶差分鉴频。该算法适合于在FPGA中以多级流水线结构实现,具有运算量小,处理速度快的优点;（2）对PCM/FM中频数字化接收机的同步技术进行了研究,包括载波和码同步两方面。提出了一种基于滑窗幅度检波和抵消的载波频偏抑制新方法。该算法具有运算量小,对频偏变化适应能力强的优点;（3）采用中频采样ADC,专用DDC器件和FPGA实现了PCM/FM中频数字化接收机,实验结果表明样机达到了较好的技术指标;（4）研究了四种高效的宽带DDC实现结构:混频器后置结构、最小公倍数结构、一次变频结构和二次变频结构,能够有效地降低滤波和混频的乘法速度。（5）针对800Mbps速率8PSK高速数传接收机的设计难题,提出了其实现方案以及频域并行处理的信号解调算法,计算机仿真结果证明了其可行性;（6）采用超高速ADC和高性能FPGA完成8PSK高速数传接收机设计,实验结果表明样机能够正确地解调8PSK信号;（7）提出了800Mbps速率8PSK高速数传中频调制器的实现方案,采用高性能FPGA和超高速DAC完成了样机设计,实验结果表明8PSK输出信号达到了较好的EVM（Error Vector Magnitude）指标;（8）采用一种改进的DDS+PLL的频率合成技术,成功地设计出一种能够同时覆盖L、S、C频段的宽带低相噪频率合成器,达到了较好的技术指标。
伍坚[9]（2006）在《基于数字中频技术的OFDM收发信机研究与实现》文中研究指明本课题针对OFDM技术在铁路通信中作为高速率数据传输方案进行探索,在对目前已实用的几种OFDM体系进行比较后,选择了数字音频广播（DAB）标准作为参考,一方面,可以避开体系参数设计,而直接深入OFDM技术研究与实现,另一方面,可以有效地借鉴DAB丰富的理论和实用支撑,探索OFDM技术在铁路特殊环境下的相关应用。在此出发点下,相关研究在DAB标准体系特别是调制器部分展开,同时在系统频带设计中结合了数字中频技术,方便了系统的兼容扩展和增强了系统数字化程度。研究工作按照系统建模仿真—硬件平台搭建—软件开发实现的开发步骤进行。系统建模仿真是按照DAB模式I的基带调制器参数设计以及数字变频芯片的结构来进行的,在完成频带参数设计的同时,仿真研究了在高斯信道下和典型多径信道下系统的性能;硬件平台搭建是在仿真的基础之上,设计并制作了包括发射机和接收机为一体的系统硬件平台,由于硬件平台工作在高速信号环境下,文中详细分析了电路设计中采用的高速电路设计策略和电路噪声性能改善方法,从最后的测试和调试结果来看,这些考虑是有效的;软件开发实现是针对硬件平台所提供的系统资源进行的,具体是:在DSP中完成基带处理,实现基带自回环,在FPGA中完成系统时钟设计、专用总线开发以及基带和频带间的缓冲接口,在数字变频芯片中完成发射机DAB中频信号输出、接收机数据采集和芯片控制寄存器开发等。最后,给出了系统在电路调试和系统测试中的结果,并提出了下一步的工作。
刘力[10]（2006）在《基于FPGA的数字下变频器的设计与应用》文中研究说明软件无线电的中心思想是构造一个具有开放性、标准化和模块化的通用硬件平台，将宽带A／D和D／A转换器尽可能靠近天线，用软件完成各种通信功能，以研制出高度灵活性和适应性的无线通信系统。A／D变换器制造技术的进步，其工作带宽覆盖到中频频段，并具有较高的采样频率和足够大的动态范围，从而使无线电接收机技术由基带数字化向中频数字化方向发展，因此，实现基于带通采样定理的宽带数字中频软件无线电接收机成为可能。本文设计和实现了基于FPGA的数字下变频器DDC，用于宽带数字中频软件无线电接收机中。采用自上向下的模块化设计方法，将DDC的功能划分为基本单元，实现这些功能模块并组成模块库。在具体应用时，优化配置各个模块来满足具体无线通信系统性能的要求。这样做比传统ASIC数字下变频器具有更好的可编程性和灵活性，从而满足不同的工程设计需求。本文章首先阐述了软件无线电中关键的数字信号处理技术，包括中频处理中的下变频技术、抽取技术以及带通采样技术。利用MATLAB的Simulink完成了对系统的设计与仿真，验证了设计的正确性。之后用QuartusⅡ进行了基于FPGA抽取滤波器和NCO等关键模块的设计，编译后进行了时序仿真，最后在PCB板上实现了实际电路并应用于工程项目中。
二、带通信号的正交调制与数字下变频器的结构设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、带通信号的正交调制与数字下变频器的结构设计（论文提纲范文）
（2）中频数字化接收机的硬件研究与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题建立的背景和意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.2.1 国外研究情况 |
| 1.2.2 国内研究情况 |
| 1.3 本论文的内容及安排 |
| 第二章 中频数字化接收机的理论基础 |
| 2.1 信号采样的基本理论 |
| 2.1.1 奈奎斯特采样 |
| 2.1.2 带通信号采样 |
| 2.2 多率信号处理 |
| 2.3 高效数字滤波理论 |
| 2.3.1 半带滤波器 |
| 2.3.2 有限长单位冲激响应滤波器 |
| 2.3.3 积分梳状滤波器 |
| 2.4 数字混频正交变化理论 |
| 2.5 本章小结 |
| 第三章 中频数字化接收机的总体设计 |
| 3.1 接收机的技术指标 |
| 3.2 接收机的基本组成 |
| 3.2.1 中频数字化接收的设计 |
| 3.2.2 接收机的工作过程 |
| 3.3 本章小结 |
| 第四章 频率合成器电路设计 |
| 4.1 频率合成器的原理 |
| 4.1.1 直接数字式频率合成器 |
| 4.1.2 锁相环路频率合成器 |
| 4.2 频率合成器电路详细设计 |
| 4.2.1 一本振及外围电路设计 |
| 4.2.2 一本振锁相环路设计 |
| 4.2.3 二本振单元电路的设计 |
| 4.2.4 设计经验及结论 |
| 4.3 硬件测试 |
| 4.3.1 测试使用仪器 |
| 4.3.2 测试过程及结果 |
| 4.4 本章小结 |
| 第五章 数字信号处理电路设计 |
| 5.1 数字信号处理电路设计思路 |
| 5.2 数字信号处理电路设计方案 |
| 5.3 AD采样电路的设计 |
| 5.3.1 ADC器件选择 |
| 5.3.2 AD6645主要特点 |
| 5.3.3 AD6645内部结构及工作原理 |
| 5.3.4 AD采样电路原理图设计 |
| 5.3.5 设计经验及结论 |
| 5.4 数字下变频电路设计 |
| 5.4.1 变频器件的选择 |
| 5.4.2 下变频器的结构及工作原理 |
| 5.4.3 数字下变频电路设计 |
| 5.4.4 设计经验及结论 |
| 5.5 数字信号处理 |
| 5.6 硬件测试 |
| 5.6.1 测试硬件及测试设备 |
| 5.6.2 测试过程及结果 |
| 5.7 本章小结 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
（3）数字阵列雷达导引头及关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 本文研究内容和章节安排 |
| 第二章 数字阵列雷达导引头的数学建模 |
| 2.1 引言 |
| 2.2 数字阵列雷达导引头的组成及工作原理 |
| 2.3 天线单元的分析与设计 |
| 2.3.1 天线辐射单元的选择 |
| 2.3.2 微带天线单元的理论分析 |
| 2.3.3 微带天线单元的设计和仿真 |
| 2.4 共形阵列导引头结构模型的建立 |
| 2.5 本章小结 |
| 第三章 导引头辐射方向图的优化设计 |
| 3.1 引言 |
| 3.2 共形阵列导引头方向图计算 |
| 3.2.1 阵列方向图函数的一般表达 |
| 3.2.2 共形阵列方向图的坐标变换 |
| 3.3 基于遗传算法的共形阵列方向图综合 |
| 3.3.1 遗传算法的基本原理 |
| 3.3.2 遗传算法的操作算子和参数设置 |
| 3.3.3 遗传算法程序的性能测试 |
| 3.4 基于遗传算法的单波束方向图综合 |
| 3.5 基于遗传算法的多波束方向图综合 |
| 3.6 考虑单元互耦估计的阵列方向图计算 |
| 3.6.1 考虑互耦的数据采样保存方法 |
| 3.6.2 计入互耦的阵列方向图优化 |
| 3.7 本章小结 |
| 第四章 数字阵列雷达导引系统的信号传输与同步 |
| 4.1 引言 |
| 4.2 信号传输 |
| 4.3 信号同步 |
| 4.3.1 强制性同步技术 |
| 4.3.2 波束标注同步技术 |
| 4.3.3 信号幅度变化对同步性能影响 |
| 4.4 本章小结 |
| 第五章 基于数字正交调制的幅相控制方法与工程实现 |
| 5.1 引言 |
| 5.2 数字正交调制方法 |
| 5.3 在数字域控制幅相的方法与工程实现 |
| 5.3.1 基于 FPGA 和宽带 DAC 的数字正交电路系统 |
| 5.3.2 DAC 与 FPGA 的接口设计 |
| 5.3.3 正交调制算法的 FPGA 实现 |
| 5.3.4 测试实验 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
（4）盲信号分离接收机中数字下变频器设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 本文主要内容及结构 |
| 第二章 BSS基础知识及FastICA算法 |
| 2.1 盲信号分离基本知识 |
| 2.1.1 盲信号分离定义 |
| 2.1.2 盲信号分离线形模型 |
| 2.1.3 盲信号分离算法 |
| 2.1.4 盲信号分离基本思路 |
| 2.2 快速独立分量分析 |
| 2.2.1 独立分量分析定义 |
| 2.2.2 快速独立分量算法 |
| 2.3 本章小结 |
| 第三章 软件无线电基本理论 |
| 3.1 软件无线电基本概念 |
| 3.2 中频数字化理论基础 |
| 3.2.1 采样定理 |
| 3.2.2 多速率信号处理 |
| 3.2.3 数字混频正交变换 |
| 3.3 数字下变频器原理 |
| 3.3.1 数字下变频器结构 |
| 3.3.2 数字控制振荡器 |
| 3.3.3 数字下变频器性能 |
| 3.4 本章小结 |
| 第四章 Virtex系列FPGA中数字下变频器 |
| 4.1 Virtex系列FPGA |
| 4.2 数字下变频器 |
| 4.2.1 XC2V2000-4FG676C |
| 4.2.2 XC2V2000-4FG676C内核结构 |
| 4.2.3 直接数字同步器（DDS） |
| 4.2.4 梳状抽取滤波器 |
| 4.2.5 补偿滤波器（CFIR）和可设计滤波器（PFIR） |
| 4.3 DDC中用户接口界面 |
| 4.4 DDC内核采样和输出端口设置 |
| 4.5 本章小结 |
| 第五章 数字滤波器设计 |
| 5.1 数字滤波器的基本概念 |
| 5.2 数字滤波器的分类 |
| 5.3 有限脉冲响应（FIR）数字滤波器的设计 |
| 5.4 CIC滤波器设计 |
| 5.5 半带滤波器设计 |
| 5.6 滤波器设计工具 |
| 5.7 本章小结 |
| 第六章 FPGA中DDC设计 |
| 6.1 设计指标 |
| 6.2 确定AD9862 与DDC间信号接口参数 |
| 6.3 CIC滤波器设计方法 |
| 6.4 滤波器仿真检验 |
| 6.5 DDC内核参数设置 |
| 6.6 DDC外围接口控制设计 |
| 6.7 本章小结 |
| 第七章 盲信号分离实验 |
| 7.1 盲信号分离接收机模型 |
| 7.2 盲信号分离试验系统结构 |
| 7.3 硬件设计考虑 |
| 7.4 信号发射机方案 |
| 7.5 接收机方案 |
| 7.6 盲信号分离试验 |
| 7.7 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间取得的研究成果 |
| 致谢 |
（5）数字下变频器的设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究的背景及意义 |
| 1.2 数字下变频技术现状及发展趋势 |
| 1.3 FPGA 实现数字下变频的优势 |
| 1.4 TD_SCDMA 通信标准简介 |
| 1.5 本文的研究内容及章节安排 |
| 第2章 数字信号处理的理论基础 |
| 2.1 信号采样理论 |
| 2.1.1 Nyquist 采样定理 |
| 2.1.2 带通采样定理 |
| 2.2 多速率信号处理技术 |
| 2.2.1 整数倍抽取 |
| 2.2.2 整数倍内插 |
| 2.2.3 分数倍采样率的转换 |
| 2.3 数字信号正交变换理论 |
| 2.3.1 实信号的正交分解 |
| 2.3.2 实窄带信号的正交基带变换 |
| 2.3.3 数字混频正交变换 |
| 2.4 本章小结 |
| 第3章 数字下变频各模块的分析与研究 |
| 3.1 数字下变频器的结构与分析 |
| 3.2 数控振荡器模块的研究 |
| 3.2.1 NCO 的原理与结构 |
| 3.2.2 NCO 的性能分析 |
| 3.3 级联积分梳状滤波器的研究 |
| 3.3.1 级联积分梳状滤波器的原理与结构 |
| 3.3.2 多级CIC 抽取 |
| 3.3.3 CIC 实现中要注意几个的问题 |
| 3.4 根升余弦滤波器原理 |
| 3.5 采用分布式算法实现FIR 滤波器的研究 |
| 3.5.1 分布式算法基本原理 |
| 3.5.2 串行单查找表分布式算法 |
| 3.5.3 串行多查找表分布式算法 |
| 3.5.4 并行分布式算法 |
| 3.5.5 串并结合分布式算法 |
| 3.6 本章小结 |
| 第4章 数字下变频系统的硬件设计 |
| 4.1 硬件电路设计工具简介 |
| 4.2 硬件系统简介 |
| 4.3 ADC 模块 |
| 4.3.1 ADC 模块的设计要求 |
| 4.3.2 ADC 芯片的选择 |
| 4.3.3 AD6640 外围及接口电路设计 |
| 4.4 数字下变频模块 |
| 4.4.1 XC2V1000 简介 |
| 4.4.2 FPGA 配置模块 |
| 4.5 电源模块 |
| 4.6 本章小结 |
| 第5章 数字下变频模块的软件设计 |
| 5.1 系统开发的软件平台 |
| 5.1.1 集成开发工具ISE 简介 |
| 5.1.2 ModelSim 软件介绍 |
| 5.1.3 编程语言选择 |
| 5.2 ADC 采样频率的确定及系统的速率匹配 |
| 5.3 NCO 模块的软件实现 |
| 5.3.1 查找表的设计 |
| 5.3.2 正弦（余弦）查找表的IP 核实现 |
| 5.4 数字混频器的软件实现 |
| 5.5 CIC 模块的软件实现 |
| 5.5.1 CIC 模块的系统框图 |
| 5.5.2 增益调整模块的实现 |
| 5.5.3 CIC 抽取滤波器的实现框图 |
| 5.6 FIR 模块的软件实现 |
| 5.6.1 根升余弦滤波器的设计 |
| 5.6.2 根升余弦滤波器的DA 实现 |
| 5.6.3 根升余弦滤波器的MAC 实现 |
| 5.7 DDC 的总体软件实现 |
| 5.8 本章小结 |
| 第6章 数字下变频的验证 |
| 6.1 各个模块的功能验证 |
| 6.1.1 NCO 模块的功能验证 |
| 6.1.2 数字混频器的功能验证 |
| 6.1.3 CIC 模块的功能验证 |
| 6.1.4 FIR 的功能验证 |
| 6.1.5 DDC 仿真结果 |
| 6.2 FIR 的不同算法实现的资源消耗和速度比较 |
| 6.3 硬件电路板 |
| 6.4 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
| 详细摘要 |
（6）基于DSP的直接下变频宽带接收机的设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题的背景及意义 |
| 1.2 软件无线电概念与研究现状 |
| 1.2.1 软件无线电概念 |
| 1.2.2 国外研究现状 |
| 1.2.3 国内研究现状 |
| 1.3 无线数字接收机体系结构 |
| 1.3.1 射频全带宽低通采样方案 |
| 1.3.2 零中频方案 |
| 1.3.3 宽带中频数字化方案 |
| 1.4 本课题研究内容及章节安排 |
| 第2章 信号处理技术的基本理论 |
| 2.1 信号采样理论 |
| 2.1.1 Nyquist采样定理 |
| 2.1.2 带通采样定理 |
| 2.2 多速率信号处理 |
| 2.2.1 整数倍抽取 |
| 2.2.2 抽取的多级实现 |
| 2.2.3 带通信号的抽取 |
| 2.3 数字混频正交变换 |
| 2.4 高效数字滤波器 |
| 2.4.1 积分梳状滤波器 |
| 2.4.2 FIR滤波器 |
| 2.5 本章小结 |
| 第3章 接收机射频前端的设计分析 |
| 3.1 接收机射频前端指标分析 |
| 3.1.1 接收机灵敏度 |
| 3.1.2 接收机噪声及噪声系数 |
| 3.1.3 接收机的动态范围 |
| 3.2 低噪声放大器的设计 |
| 3.3 本振信号源设计 |
| 3.3.1 直接数字频率合成器基本原理 |
| 3.3.2 基于AD9852本振源的设计 |
| 3.4 混频电路设计 |
| 3.4.1 混频器基本原理 |
| 3.4.2 混频器常用技术指标 |
| 3.5 中频放大及中频滤波 |
| 3.6 本章小结 |
| 第4章 中频接收处理平台的硬件设计 |
| 4.1 中频采样单元 |
| 4.1.1 ADC性能指标 |
| 4.1.2 AD6640芯片简介 |
| 4.1.3 AD6640外围电路设计 |
| 4.2 数字下变频单元 |
| 4.2.1 数字下变频器工作原理 |
| 4.2.2 AD6620芯片介绍 |
| 4.2.3 AD6620外围电路设计 |
| 4.3 数字信号处理器 |
| 4.3.1 TMS320VC5416的特点和结构 |
| 4.3.2 TMS320VC5416硬件复位和看门电路 |
| 4.3.3 TMS320VC5416电源电路 |
| 4.3.4 外部存储器扩展 |
| 4.4 中频处理平台测试结果 |
| 4.5 本章小结 |
| 第5章 中频接收处理平台的软件设计 |
| 5.1 AD6620的编程控制 |
| 5.1.1 AD6620的寄存器设置 |
| 5.1.2 AD6620的初始化操作 |
| 5.2 DSP数据传输处理方式 |
| 5.2.1 McBSP与DMA结合的数据传输 |
| 5.2.2 Ping-Pong缓冲 |
| 5.2.3 数据传输和处理程序流程 |
| 5.3 DSP解调算法 |
| 5.3.1 解调算法数学模型分析 |
| 5.3.2 AM、FM正交解调的Matlab仿真 |
| 5.3.3 AM、FM正交解调的编程实现 |
| 5.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文和取得的科研成果 |
| 致谢 |
| 附录A |
| 附录B |
（7）基于FPGA的软件无线电通信平台的设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 软件无线电简介 |
| 1.1.1 软件无线电基本概念和特点 |
| 1.1.2 软件无线电的关键技术 |
| 1.2 软件无线电的发展概况 |
| 1.3 本论文的主要工作 |
| 第二章 软件无线电的基本理论 |
| 2.1 信号采样理论 |
| 2.1.1 Nyquist 采样定理 |
| 2.1.2 带通信号采样理论 |
| 2.2 多速率信号处理技术 |
| 2.2.1 整数倍抽取 |
| 2.2.2 整数倍内插 |
| 2.3 高效数字滤波器 |
| 2.3.1 积分梳状滤波器 |
| 2.3.2 半带滤波器 |
| 2.4 数字正交变换理论 |
| 第三章 系统总体设计和硬件实现 |
| 3.1 系统总体设计 |
| 3.1.1 系统设计方案比较 |
| 3.1.2 系统方案的选择和总体结构 |
| 3.2 数字上变频电路 |
| 3.2.1 AD9856 基本原理和结构 |
| 3.2.2 AD9856 的基本操作模式 |
| 3.2.3 AD9856 的同步串口操作 |
| 3.2.4 AD8320 的控制和使用 |
| 3.2.5 DAC 的输出和滤波 |
| 3.2.6 AD9856 的应用方案 |
| 3.3 数字下变频电路 |
| 3.3.1 数字下变频器的选择 |
| 3.3.2 ADC 的模拟输入 |
| 3.3.3 AD6654 滤波器 |
| 3.4 FPGA 的基本设计 |
| 3.4.1 FPGA 的时钟管理和锁相环设计 |
| 3.4.2 FPGA 的下载电路设计 |
| 3.5 整板电路设计 |
| 第四章 软件设计与测试 |
| 4.1 同步时分复用模块 |
| 4.1.1 数字复接基本原理 |
| 4.1.2 同步复接器 |
| 4.1.3 同步分接器 |
| 4.1.4 伪随机序列产生器 |
| 4.2 信道编解码模块 |
| 4.2.1 一般循环码 |
| 4.2.2 汉明码 |
| 4.2.3 BCH 码 |
| 4.2.4 交织码 |
| 4.2.5 扩展码 |
| 4.3 调制解调模块 |
| 4.3.1 正交调制模块 |
| 4.3.2 正交解调模块 |
| 4.4 总体控制和配置程序设计 |
| 第五章 系统整体测试 |
| 5.1 调试遇到的问题和解决方法 |
| 5.2 部分调试结果 |
| 第六章 总结与展望 |
| 参考文献 |
| 发表论文和参加科研情况说明 |
| 致谢 |
（8）中频数字收发信机的研究与系统实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 数字化技术发展概况 |
| 1.2.1 ADC和DAC技术发展概况 |
| 1.2.2 软件无线电专用ASIC器件发展概况 |
| 1.2.3 高性能FPGA和DSP器件发展概况 |
| 1.3 国内外数字收发信机发展概况 |
| 1.3.1 国外数字收发信机发展概况 |
| 1.3.2 国内数字收发信机发展概况 |
| 1.4 数字收发信机的研究动态和评价指标 |
| 1.4.1 数字收发信机的研究动态 |
| 1.4.2 数字收发信机的评价指标 |
| 1.5 本文的主要工作 |
| 第二章 中频数字化调制与解调基本理论 |
| 2.1 采样定理 |
| 2.1.1 Niquist采样定理 |
| 2.1.2 带通采样定理 |
| 2.1.3 A/D和D/A变换器的性能指标 |
| 2.2 多速率信号处理理论 |
| 2.2.1 整数倍抽取 |
| 2.2.2 整数倍内插 |
| 2.2.3 采样率的分数倍变换 |
| 2.2.4 抽取和内插的多相滤波结构 |
| 2.2.5 采样率变换的多级实现 |
| 2.3 高效数字滤波器 |
| 2.3.1 理想滤波器 |
| 2.3.2 半带滤波器 |
| 2.3.3 积分梳状滤波器 |
| 2.4 数字正交变换理论 |
| 2.4.1 数字正交调制 |
| 2.4.2 数字正交解调 |
| 第三章 PCM/FM中频数字化接收机FM解调技术研究 |
| 3.1 再入遥测系统简介 |
| 3.2 PCM/FM遥测信号特征 |
| 3.2.1 PCM信号 |
| 3.2.2 PCM/FM信号 |
| 3.3 经典PCM/FM解调方法 |
| 3.3.1 PCM/FM信号的非相干解调系统 |
| 3.3.2 模拟锁相鉴频器 |
| 3.4 基于CORDIC算法的FM解调技术 |
| 3.4.1 CORDIC算法简介 |
| 3.4.2 CORDIC算法鉴相 |
| 3.4.3 一阶差分鉴频 |
| 3.4.4 FM解调算法的FPGA实现 |
| 3.5 PCM/FM数字中频接收机解调算法仿真 |
| 3.6 结论 |
| 第四章 PCM/FM中频数字化接收机同步技术研究 |
| 4.1 传统PCM/FM同步技术 |
| 4.1.1 载波同步 |
| 4.1.2 PCM数据恢复系统 |
| 4.2 全数字接收机的同步处理技术 |
| 4.3 PCM/FM载波频偏抑制算法 |
| 4.3.1 载波频偏对FM解调的影响 |
| 4.3.2 基于滑窗幅度检波和抵消的载波频偏抑制新方法 |
| 4.4 PCM码同步方法 |
| 4.4.1 数字内插的物理意义 |
| 4.4.2 定时误差检测 |
| 4.4.3 多项式数字内插器 |
| 4.4.4 内插控制器 |
| 4.4.5 计算机仿真 |
| 4.5 PCM码同步的FPGA实现方法 |
| 4.6 结论 |
| 第五章 PCM/FM中频数字化接收机系统实现 |
| 5.1 硬件实现的总体结构 |
| 5.1.1 高速A/D变换模块 |
| 5.1.2 AD6620的设计 |
| 5.1.3 解调算法的FPGA实现 |
| 5.2 系统测试 |
| 5.2.1 FM解调实验 |
| 5.2.2 误码率测试 |
| 5.2.3 接收灵敏度测试 |
| 5.3 结论 |
| 第六章 高效宽带数字下变频器研究 |
| 6.1 宽带数字接收机概述 |
| 6.2 宽带数字下变频器的技术瓶颈 |
| 6.3 宽带数字下变频器的高效实现结构 |
| 6.3.1 混频器后置结构 |
| 6.3.2 最小公倍数结构 |
| 6.3.3 一次变频结构 |
| 6.3.4 二次变频结构 |
| 6.4 高效DDC结构的性能比较 |
| 6.5 结论 |
| 第七章 8PSK高速数传数字接收机技术研究 |
| 7.1 高速数传系统概述 |
| 7.2 高速数传接收机实现方案研究 |
| 7.2.1 接收机架构选择 |
| 7.2.2 高速数据并行处理架构 |
| 7.2.3 高速数传接收机组成及工作流程 |
| 7.3 8PSK高速数传接收机关键算法研究 |
| 7.3.1 直接中频采样和免混频正交数字下变频 |
| 7.3.2 高速数据并行DFT/IDFT结构 |
| 7.3.3 频域匹配滤波 |
| 7.3.4 高速8PSK信号符号同步技术 |
| 7.3.4.1 高速数据的定时恢复环路设计 |
| 7.3.4.2 定时相位误差的估计 |
| 7.3.4.3 定时相位误差的频域校正算法 |
| 7.3.5 8PSK信号解调算法的计算机仿真 |
| 7.4 结论 |
| 第八章 8PSK高速数传接收机系统实现 |
| 8.1 接收机硬件总体架构 |
| 8.1.1 关键实现技术分析 |
| 8.1.2 关键器件简介 |
| 8.2 高速ADC电路设计及测试 |
| 8.2.1 ADC电路设计 |
| 8.2.2 中频直接采样模块测试 |
| 8.3 高速采样数据的串/并变换和可靠接收 |
| 8.3.1 高速采样数据的串/并变换 |
| 8.3.2 高速采样数据的可靠接收 |
| 8.4 数字下变频与I、Q数据复用 |
| 8.5 32点DFT/IDFT频域匹配滤波器的FPGA实现 |
| 8.5.1 实现算法推导 |
| 8.5.2 频域匹配滤波器的定点量化实现 |
| 8.5.3 频域匹配滤波器的功能检测 |
| 8.6 高速8PSK符号同步电路实现及验证 |
| 8.6.1 8PSK符号同步的FPGA实现 |
| 8.6.2 定时同步的功能检测 |
| 8.7 数字接收机的FPGA资源消耗 |
| 8.8 结论 |
| 第九章 中频数字调制技术及宽带频率合成器研究与实现 |
| 9.1 软件无线电多模式调制理论 |
| 9.2 多模式中频调制器设计 |
| 9.2.1 硬件平台 |
| 9.2.2 应用程序开发 |
| 9.2.3 实验结果 |
| 9.3 宽带频率合成器的设计 |
| 9.3.1 频率合成技术概述 |
| 9.3.2 宽带频率合成器的主要技术指标 |
| 9.3.3 常用的DDS+PLL频率合成方案 |
| 9.3.4 宽带频率合成器实现方法 |
| 9.3.5 宽带频率合成器实验结果 |
| 9.3.6 宽带频率合成器的应用 |
| 9.4 8PSK高速数传中频调制器设计与实现 |
| 9.4.1 免混频正交调制 |
| 9.4.2 发端波形成型滤波器设计与实现结构 |
| 9.4.3 抗镜像滤波器设计 |
| 9.4.4 8PSK高速数传中频调制器电路实现 |
| 9.4.5 实验结果 |
| 9.5 结论 |
| 第十章 全文总结及展望 |
| 致谢 |
| 参考文献 |
| 攻读博士期间取得的研究成果 |
（9）基于数字中频技术的OFDM收发信机研究与实现（论文提纲范文）
| 中文摘要 |
| ABSTRACT |
| 序 |
| 1. 引言 |
| 1.1 铁路信息化建设 |
| 1.1.1 基于通信的列车控制 |
| 1.1.2 铁路高速率数据传输 |
| 1.2 正交频分复用技术 |
| 1.2.1 当前 OFDM 技术应用状况 |
| 1.2.2 符合铁路环境下的选择 |
| 1.3 选题意义及课题内容 |
| 1.4 本章小结 |
| 2. 系统原理与仿真 |
| 2.1 数字音频广播标准 |
| 2.1.1 系统结构 |
| 2.1.2 传输帧与调制器 |
| 2.2 数字前端技术 |
| 2.2.1 数字变频 |
| 2.2.2 采样速率转换 |
| 2.3 MATLAB 仿真 |
| 2.3.1 系统结构与参数设计 |
| 2.3.2 仿真结论 |
| 2.4 本章小结 |
| 3. 系统硬件平台 |
| 3.1 主板结构 |
| 3.1.1 发射机部分 |
| 3.1.2 接收机部分 |
| 3.2 主板设计 |
| 3.2.1 板层设计 |
| 3.2.2 电源设计 |
| 3.2.3 地处理 |
| 3.2.4 芯片外围电路 |
| 3.3 主板信号完整性设计 |
| 3.3.1 高速信号线 |
| 3.3.2 参考平面设计 |
| 3.3.3 电源完整性 |
| 3.4 系统背板 |
| 3.4.1 DSK6416 开发板 |
| 3.4.2 地址资源结构 |
| 3.4.3 扩展接口资源 |
| 3.5 本章小结 |
| 4. 系统编程与开发 |
| 4.1 数字信号处理器 |
| 4.1.1 TMsS20C6416 |
| 4.1.2 系统评估 |
| 4.1.3 DSP/BIOS |
| 4.1.4 程序设计 |
| 4.1.5 Boot Loader |
| 4.2 可编程逻辑器件 |
| 4.2.1 Cyclone12(6)Q240C8 |
| 4.2.2 系统时钟设计 |
| 4.2.3 高速数据缓冲 |
| 4.2.4 专用控制总线 |
| 4.2.5 MAX7128 |
| 4.3 数字变频芯片 |
| 4.3.1 数字上变频芯片 |
| 4.3.2 数字下变频芯片 |
| 4.4 本章小结 |
| 5. 结论 |
| 5.1 调试与测试结论 |
| 5.1.1 电路调试结论 |
| 5.1.2 系统测试结论 |
| 5.2 下一步工作 |
| 参考文献 |
| 附录A |
| 附录B |
| 附录C |
| 作者简历 |
| 作者参与项目和已发表论文 |
| 学位论文数据集 |
（10）基于FPGA的数字下变频器的设计与应用（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 数字下变频的研究现状 |
| 1.3 论文的研究内容及意义 |
| 1.4 完成论文期间所做的工作及论文安排 |
| 第二章 信号处理理论 |
| 2.1 信号采样理论 |
| 2.1.1 带通采样理论 |
| 2.1.2 采样信号频谱分析 |
| 2.2 多速率数字信号处理 |
| 2.2.1 整数倍抽取和内插 |
| 2.2.2 分数倍变换和抽样率变换性质 |
| 2.3 高效数字滤波 |
| 2.3.1 数字滤波器FIR |
| 2.3.2 半带滤波器 |
| 2.3.3 积分梳状(CIC)滤波器 |
| 2.4 数字混频正交变换 |
| 第三章 数字下变频器的FPGA设计与仿真 |
| 3.1 数字下变频器的设计指标要求 |
| 3.2 设计方案选择 |
| 3.3 数字下变频器的FPGA设计 |
| 3.3.1 整体结构 |
| 3.3.2 数字混频模块设计 |
| 3.3.3 抽取滤波器设计 |
| 3.3.4 数字下变频的控制和时序 |
| 3.4 Matlab仿真 |
| 3.4.1 数字滤波器的仿真 |
| 3.4.2 DDS模块仿真 |
| 第四章 数字下变频器的FPGA实现及测试 |
| 4.1 系统简介 |
| 4.2 数字下变频器的硬件实现 |
| 4.2.1 FPGA器件选用 |
| 4.2.2 硬件平台 |
| 4.2.3 软件设计 |
| 4.3 测试及验证 |
| 4.3.1 测试环境 |
| 4.3.2 验证 |
| 4.4 小结 |
| 第五章 结论及展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 附录 1: VHDL实现FIR滤波器 |
| 附录2: Matlab编程仿真HBF |
| 个人简历 |
四、带通信号的正交调制与数字下变频器的结构设计（论文参考文献）
- [1]宽带信号数字下变频的设计与硬件实现[D]. 彭亚平. 电子科技大学, 2021
- [2]中频数字化接收机的硬件研究与实现[D]. 周磊. 南京邮电大学, 2019(03)
- [3]数字阵列雷达导引头及关键技术研究[D]. 康传华. 南京航空航天大学, 2012(06)
- [4]盲信号分离接收机中数字下变频器设计[D]. 赵贺洁. 华南理工大学, 2010(04)
- [5]数字下变频器的设计[D]. 刘华. 江苏科技大学, 2010(04)
- [6]基于DSP的直接下变频宽带接收机的设计与实现[D]. 高巍. 哈尔滨工程大学, 2009(11)
- [7]基于FPGA的软件无线电通信平台的设计与实现[D]. 曹潇. 天津大学, 2008(08)
- [8]中频数字收发信机的研究与系统实现[D]. 陈大海. 电子科技大学, 2008(05)
- [9]基于数字中频技术的OFDM收发信机研究与实现[D]. 伍坚. 北京交通大学, 2006(06)
- [10]基于FPGA的数字下变频器的设计与应用[D]. 刘力. 电子科技大学, 2006(02)