一、模数转换器硬IP核设计（论文文献综述）
龚枝林[1]（2021）在《基于晶体管的无源无线温度传感器研究》文中研究表明温度传感器作为一种实用性强、普及度广的重要传感器,广泛应用于工业、制造业、建筑业、制药业及航空航天等重要领域。如何稳定、准确、便捷的进行温度检测是目前温度传感器设计者面临的几大难题。在高温、高气压、高电压、强电流、强腐蚀性或空间狭小等苛刻条件下,许多传统的温度传感器不再能满足当前的需求甚至出现失效的情况。同时传统的有源有线温度传感器也存在体积庞大,检修成本高,需要定期更换电池,电源,电线等缺点。因此研究并设计一款能应用于苛刻条件下的无源无线温度传感器极有价值。本文基于常温半导体脉泽理论,设计制作了一款基于晶体管的无源无线温度传感器系统,其中探头端的特点有体积小、易集成、无需直流供能等。同时系统针对探头的特点设计制作了一款高性能读写器及一款低成本读写器。最终系统可以在强电磁场、强电压、高温等严苛条件下实现较高精度的温度测量任务。本文的主要工作和成果如下:1.分析了目前市面上常见的几类温度传感器,梳理了温度传感器的发展历程,简述了无源无线温度传感器的国内外研究动态,最后指出温度传感器的发展趋势。2.阐述了常温半导体脉泽技术,并基于该技术制作了无源无线温度传感探头,最后借助信号源、矢量网络分析仪等设备对探头进行了测试。探头输入频率为800MHz左右,灵敏度为-15dBm,输出中心频率根据设计要求可变,目前完成的探头输出中心频率为773MHz、770MHz与768MHz,输出功率为-38dBm左右。3.针对无源无线温度传感器制作了一款高性能读写器与一款低成本读写器。首先简述了收发机常见的结构并分析了收发机的关键指标,然后对收发机进行了芯片选型与架构规划,最后借助ADS仿真软件对收发机进行了系统仿真,制作的系统发射功率为5W即37dBm左右,接收灵敏度为-70dbm左右。4.设计制作了系统控制与数字信号处理环节。编写了系统信号源驱动程序,通过程控改变系统发射频率与功率。使用KEIL IDE嵌入式编程环境制作了低成本超外差接收机中基于STM32F429的频率计数功能,可以直接提取出信号的频率大小。使用VIVADO软件制作了高性能数字中频接收机中的数字下变频系统。5.对系统进行了整体测试实验,得到该套系统可以在20℃至110℃的范围内完成测温任务,最后对本文设计系统进行了总结与展望。
王晶[2]（2021）在《基于DO-254的UART软核设计与验证》文中进行了进一步梳理近年来,在政策支持、规格升级、提升自给率与创新应用等要素的驱动下,加速发展国内IP核产业,满足国内集成电路设计业需求迫在眉睫。本文以UART软核为研究对象,总结了基于设计保证指南DO-254的IP核开发流程和UART软核的理论及原理,重点对UART软核的开发做了研究,并完成了其功能验证。主要工作内容如下:（1）分析IP核及安全性的基础理论以及相关标准。通过分析标准IEC61508、ISO26262、DO-254等规范性文件并进行解读,选定设计保证指南DO-254作为本论文的规范基础和理论支撑;严格遵守功能安全芯片开发V模型,通过过程故障模式与影响分析,以便找出设计中潜在的薄弱环节,并对具体的分析流程进行阐述。（2）通过对传统IP核的开发流程进行分析,结合标准DO-254的开发活动总结出适合本文的设计流程,通过优化设计过程尽量减少故障的引入。根据UART软核的功能和性能方面的基本设计要求进行需求分析,并对其进行安全性分析,针对具体问题提出补偿措施,用于完善设计,根据其实现功能设计其架构,划分模块时秉承模块化设计思想,完成各个子模块的设计。（3）对UART软核进行验证,并总结其具备的特性。验证硬件HDL源码与相应的设计描述是否一致,通过代码覆盖率分析检查验证工作是否全面。验证结果表明UART软核实现的功能达到预期要求,通过了验收标准。研究发现通过对设计过程的规范和约束,可以有效避免错误的引入,保证质量的同时缩短IP核的开发周期。
董亚博[3]（2021）在《基于SOC的无线信道自适应均衡器的研究》文中研究表明随着信息技术的发展,通信协议的增多以及对带宽需求的增加,软件无线电越来越受到重视。对软件无线电平台的多功能、集成度、扩展性和高速性等均提出了更高的要求。广播信号在传播过程中遇到高层建筑、地下隧道等区域,信号会被衰减,甚至存在盲区。因此需要对各频段广播信号在放大之前进行功率均衡,有利于信号优化和发射。本文针对传统无线电平台不能处理高速信号,信号传输过程中功率不均衡而导致信号质量降低,且不利于后续处理等问题,设计了基于SOC的无线信道自适应均衡器。主要研究工作如下:（1）针对传统无线电系统的缺点,提出一种基于AD9361射频捷变收发器和ZYNQ处理器的软件无线电平台。该平台采用FPGA+ARM的混合式架构,根据需要连接各个模块和自定义逻辑功能。ZYNQ处理器的ARM端控制所有外设和内存控制器,保证子系统的独立运行。FPGA端有大量的可扩展模块,可以充分定义I/O接口,提供100Gb/s以上的内部带宽,集成了高速串行接口。FPGA与ARM端共用部分内存,可以完成高速数据交互。（2）为减少ZYNQ处理器内部资源的占用,设计了一种ICAP（The Internal Configuration Access Port,内部配置访问端口）下载方式。与传统平台对比,无需更换硬件,只需在系统内部设置起始地址和启动引导程序,通过开发的QT下载界面,实现在线更新系统。（3）针对广播信号传输过程中出现的功率不均衡的问题,分析比较了BP神经网络和改进的LMS两种均衡算法。借助MATLAB仿真平台重点分析了在相同条件下两种算法对系统误码率的影响。根据仿真结果,在系统收敛速度和误码率方面,改进的LMS均衡算法均优于神经网络算法,因此选用改进的LMS算法映射为硬件均衡算法。对均衡算法在FPGA和MTATLAB中产生的误差进行对比分析,两者误差基本相同,可以进行算法移植。由于硬件资源的限制,均衡器的结构不可能无限长,通过MATLAB仿真确定了均衡器的最优结构为7阶,步长值为1/128。（4）将均衡算法借助VIVADO平台设计成IP核模块,完成均衡算法的设计与研制。通过MODELSIM完成功能仿真,验证了设计的可行性。对消耗资源进行分析,寄存器占用了总资源的8%,存储器占用了10%,极大地节省了资源。将均衡模块集成到系统中,通过ADI的IIO-Oscilloscope软件观察均衡前后时域和频域的波形。经对比分析,无论原始信号高低,经过自适应均衡后,平均功率始终保持在50d BFS至56d BFS范围内,实现了多频段的自适应功率均衡。本文对基于SOC的软件无线电平台设计具有一定的借鉴意义。
杨晨[4]（2019）在《基于0.13μm BiCMOS工艺的光收发机SPI控制模块与I/O接口设计》文中认为近年来随着超大规模集成电路的发展以及半导体技术的进步,片上系统（System on chip,SOC）正越来越广泛地被使用,而芯片之间也迫切地需要正确快速的传递信息。于是产生了大量外设接口标准,例如串行外设接口（Serial Peripheral Interface,SPI）,集成电路总线（Inter-Integrated Circuit,I2C）,通用串行总线（Universal Serial Bus,USB）等。其中SPI以其可靠的优点,被广泛地用于处理器与外设之间的通信。本文介绍了一种基于Global Foundries 0.13μm BiCMOS工艺的光收发机SPI控制模块以及相关输入输出（Input/Output,I/O）接口设计。外部微程序控制器（Microprogrammed Control Unit,MCU）可以通过与SPI控制模块通信达到配置光收发机寄存器的目的,从而实现对光收发机中时钟数据恢复（Clock Data Recovery,CDR）、跨阻前置放大器（Transimpedance Amplifier,TIA）、均衡器（Equalizer,EQ）等模块的控制。SPI控制模块由SPI接口模块、寄存器管理模块、分频器、复位模块、CRC编码模块等子模块组成,实现与MCU进行SPI协议通信并配置光收发机寄存器的功能。本文中的输入输出接口设计了输入接口与输出接口两种电路,作用是为SPI控制模块提供接收信号、输出驱动及静电防护等功能,保证SPI控制模块与MCU之间的正常通信。本文设计的SPI控制模块支持最高50MHz SPI时钟频率,支持SPI四种传输模式,支持CRC校验功能,并且子模块间的数据传输支持APB协议。输入输出接口支持信号电平1.2V与3.3V之间的转换,在最高50MHz信号速率下,传输延时小于等于1.1ns,上升/下降时间小于等于1.1ns,占空比介于50%51.5%之间。本文通过对需求进行分析,明确了设计指标,并根据集成电路设计流程,经过RTL设计,电路设计,验证平台搭建,前仿真,逻辑综合,后端设计与验证等一系列步骤,完成了设计。经仿真验证,功能与版图满足设计指标,达到了设计要求。
姚爽[5]（2019）在《基于PXIe的数据采集模块中数据传输及存储的设计》文中认为数据采集技术在现代测试领域发挥着至关重要的作用,数据传输总线是影响数据采集系统速度的一个最为重要的因素。目前随着计算机技术的进步、各种模块芯片制造工艺的提升,数据传输能力的发展往往难以跟上计算机技术发展的步伐,数据的传输能力难以达到用户对数据采集系统的要求。PCI Express总线作为新一代的I/O局部总线标准,凭借高效的数据传输效率以及对传统PCI设备的兼容性、低功耗等优势,逐渐取代传统总线技术,成为新的局部总线工业标准。PXIe总线技术作为PCIe技术在仪器领域的拓展,两种总线技术在数据传输能力上的提升为数据采集系统发展提供了技术支撑。直接存储器访问（Direct Memory Access,DMA）是一种在计算机内部进行数据传送时应用较为广泛的数据传送模式,这种数据传送方式许可计算机内部的某些硬件子系统可以独立地访问系统内存,并且在此期间不需要中央处理器CPU的干预,从而可以极大地解决效率与速度的矛盾。DMA技术的应用正在快速发展,利用DMA技术完成大容量数据的传输是现有数据传输系统的主要技术基础。本课题所设计的基于PXIe总线技术的数据采集模块在解决数据采集、传输与存储方面有着非常重要的实际价值。该设计方案采用FPGA完成PCIe与DMA控制模块的设计。通过在FPGA内部调用PCIe IP核实现了PCIe高速传输的功能,通过对DDR3控制器的设计实现了数据的存储功能,对DMA控制器的设计则有效减轻了处理器的压力,提升了数据采集系统的性能。
王赟康[6]（2018）在《基于SOC的甚低频/特低频信号分析仪设计与实现》文中指出甚低频与特低频信号在大气科学、地球物理科学、地质分析、振动分析等多个科研领域有着广泛应用和研究。传统的研究设备主要包括通用的信号频谱分析仪或者专门分析设备,通常频率覆盖不够完整,并且往往在体积、功耗、系统性能等方面有所不足,一些专门设备结构相似但分析功能局限。因此研究和设计一种高度集成化的通用信号分析仪来提供对甚低频和特低频信号的频谱分析具有重要的研究意义和价值。本文针对以上问题,提出了基于SOC的甚低频/特低频信号分析架构,对信号分析仪的软硬件设计进行了全方位研究。本文主要对以下几个部分进行研究:1.对传统频谱分析仪的结构和优缺点进行分析,结合甚低频和特低频频段特点,概括了系统设计需求,提出了系统设计指标。通过分解设计指标,从硬件和软件两个角度,对信号分析仪从数据采集、基于SOC的数字信号处理方案以及系统软件和功能软件设计提出了完整的设计方案。2.针对传统FFT频谱分析中由于频谱泄露导致的分析性能下降问题,提出采用全相位数据预处理方法对原始离散数据进行处理,有效地改善了频谱泄露现象,满足了甚低频和特低频信号频谱分析中对多频点信号和微弱信号的分析需求。3.根据信号分析仪硬件设计需求,研究并完成了数据采集板和基于SOC的数字信号处理平台的硬件电路设计。主要包括基于FMC的数据采集板上ADC、电源电路、时钟电路、信号调理电路,以及载板上SOC启动电路、FMC管脚映射以及其他核心电路设计。4.利用SOC软硬件协同开发技术,充分利用芯片资源,实现了对ADC芯片数字接口、抽取滤波、全相位FFT和数据与指令交互等多个自定义IP核的开发,利用AXI总线技术实现了可编程逻辑与处理器的数据互通,基于Linux操作系统实现了从数据交互设备驱动程序到频谱参数估计和以太网数据传输等应用软件的开发。本文所设计的基于SOC技术的信号分析仪系统经过系统测试表明,各硬件IP和系统软件均工作正常,系统可以正确的对甚低频/特低频信号进行频谱分析,基本满足了对频段内信号的通用频谱分析要求。
侯丽[7]（2017）在《一种用于8/16位微处理器的定时/计数器IP核的研究》文中研究表明在大规模定时/计数控制系统或其它8/16位微处理器应用系统中,将使用大量的定时/计数器。因此,扩展定时/计数器的数量和范围来满足工业领域的需求成为一种趋势。本课题通过对已有定时器/计数器的功能分析,运用FPGA并行执行的特点,设计了动态并行执行的定时/计数器IP核的体系结构。设计了静态可重构的定时/计数器IP核,该IP核可以依据具体工程应用需求来更改其内部的定时器或计数器的数量和定时/计数的位宽,实现对FPGA资源的灵活配置。课题研究取得了以下成果:（1）完成了8/16位微处理器与IP核的接口电路以及读写时序的设计,微处理器控制定时器和计数器工作的指令格式的设计。（2）完成了定时器的设计,提出模块间并行处理的设计思路对定时器进行功能模块划分,其中定时处理控制模块采用仿顺序操作实现在1us内对所有定时器进行一次操作,实现定时或输出PWM脉冲调制信号的功能。采用模块间的并行处理,使得每个模块能够并行处理任务,不受其它模块的影响自主运行。定时精度为1us,定时范围0.1ms～232*100ms。（3）完成了计数器的设计,按照模块间并行处理的设计思路对计数器进行功能模块划分,其中计数处理控制模块采用循环扫描方式对外部计数信号源进行检测,每个计数器的执行采用状态机对外部信号进行判断是否启动,是否向上/向下计数等操作实现对外部信号进行计数,测频或测周期等。最大计数频率为684.9KHz。（4）完成了静态可重构的定时/计数器的系统结构设计。该设计将定时器/计数器的个数和定时/计数的位宽设置成变量,当需求确定后设置定时器/计数器的个数变量和定时/计数位宽变量的值,将程序编译,综合布局布线,下载到板级,实现对定时/计数器的个数和位宽的可重构性,该设计不改变IP核内部程序的逻辑和指令格式,并提出了局部动态可重构设计思路。（5）经过时序仿真测试和板级调试验证了定时/计数器功能的正确性,并将设计验证的定时/计数器封装成IP核。仿真测试验证定时误差不大于1us;最大计数频率值为684.9KHz;可重构的定时器的定时误差不大于1ms;N个计数器同时使用时计数频率的最大值为1/(N*14*T系统*2)(其中T系统为系统时钟周期)。
原兵兵[8]（2017）在《基于FPGA飞行控制计算机高精度模拟量单元研究》文中研究指明飞行控制计算机作为无人机飞行控制系统的核心单元完成对无人机的飞行控制与管理。新型飞行控制计算机需要高精度的实时数据采集单元,以获取各种信号类型的机载传感器的信息,特别如过载、迎角、高度、空速等变化速度快、要求精度高的信号。本文根据这一需求开展了飞行控制计算机高精度模拟量单元的研究。本文首先结合飞行控制计算机在飞行控制系统中的地位、作用与性能指标,提出了对飞行计算机模拟量单元的相关功能与性能需求,确立了具体研究目标。通过分析模拟量数据采集精度影响因素、所受干扰类型特征等,提出针对性解决措施,确定了基于FPGA的高精度飞行控制计算机模拟量输入输出单元的总体方案设计。其次,根据总体设计方案,采用模块化设计思想,将模拟量输入输出单元分解成硬件上相互独立,功能上又相互协调的功能模块。针对数据采集高速、高精度的要求,设计了抗电磁干扰硬件电路,在此基础上完成了硬件系统详细设计与研制。为了进一步降低电磁干扰、热噪声等的影响,通过傅立叶变换相关理论在采集单元设计、研制过程中,对采集信号进行动态性能与频谱特性分析,获得了主要干扰源特征。根据干扰特征分析结果,采用分布式算法完成了FIR数字滤波器设计,进一步提高了数据采集精度。同时设计开发了模拟量单元驱动软件和数据采集与处理软件,并将此软件镶嵌到飞行控制软件,验证了软件的功能。最后,本文对模拟量单元各模块功能与性能进行了试验验证与分析,并对模拟量输入输出模块数据采集精度进行了测试。测试结果表明,模拟量单元模拟量输入有效采样精度达到14位,模拟量转换器输出的分辨率为16位。通过搭建的半物理仿真平台,进行了飞行仿真试验验证,通过飞行轨迹显示软件和测控软件,验证了模拟量输入输出单元功能与性能,该单元在通信可靠性、实时性等方面的性能指标。试验结果表明该单元能满足新型飞行控制计算机模拟量输入输出功能与性能要求。
张卫清,伍小保[9]（2016）在《数字阵列雷达数字收发ASIC芯片设计》文中提出数字收发电路主要功能为实现模拟中频/射频信号到数字基带信号的变换以及利用数字合成方式产生模拟中频/射频信号,广泛应用于通信和雷达的收发系统中,低功耗、高集成的数字收发电路设计也一直是数字阵列雷达数字T/R组件设计中的一个关键技术。文章介绍了一种具有完全自主知识产权的单片雷达数字收发ASIC芯片的前端设计,包括芯片结构设计、各子模块设计（ADC/DAC/DDC/DDS）,给出了设计及仿真结果,该芯片在SMIC 0.18微米工艺下成功流片,经测试,芯片指标达到设计要求。
李庆山[10]（2013）在《一种带数字校准电路的10位SAR-ADC设计》文中研究说明随着集成电路的迅猛发展，芯片设计中对于电路的功能要求也越来越多。模数转换器能够采集信号并转换为数字串，这一特性也使得它在现代集成电路的应用中占有一席之地。而逐次逼近移位寄存器型模数转换器能够实现中精度和中速度的转换，在模数转换器的应用中依然比较普遍。文章基于和舰0.18um工艺设计了一款带有消除电容误差校准电路的十位逐次逼近模数转换器。通过各个模块的结构对比，选出了适合本设计要求的最优化电路，将数模转换器与采样保持电路结合，不仅可以省去电容增加的额外版图面积和功耗，还能在布局上给电容阵列的匹配设计省去一部分的工作。为消除电容失配误差，设计时加入了校准电路，它可以在整体电路工作之前对电容阵列的误差加以计算，并将数值进行存储，在模数转换器真正工作时再将误差并入比较器的一端，这样就可以消除因为电容的失配而引起的误差，其中开关全部为CMOS传输门，这样可以在一定程度上增加传输的速率。最后对各个模块进行了模拟仿真及版图制作工作，目前正对在整体电路进行寄生电容参数的提取与后仿真。仿真结果表明：电路的两个主要参数指标，积分非线性误差（INL）与微分非线性误差（DNL）分别控制在设计要求的±0.1LSB与±0.05LSB以内，其它指标也满足设计要求，后续工作完成后即将送出流片。
二、模数转换器硬IP核设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、模数转换器硬IP核设计（论文提纲范文）
（1）基于晶体管的无源无线温度传感器研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 选题的背景与研究意义 |
| 1.2 温度传感器的发展历程 |
| 1.3 本论文的结构安排 |
| 第二章 基于晶体管的无源无线脉泽温度传感器系统 |
| 2.1 无源无线温度传感器系统研究 |
| 2.2 常温半导体脉泽 |
| 2.2.1 常温半导体脉泽理论基础 |
| 2.2.2 常温半导体脉泽应用 |
| 2.3 无源无线温度传感器探头 |
| 2.3.1 无源无线温度传感器探头设计 |
| 2.3.2 无源无线温度传感器探头测试 |
| 2.3.2.1 S参数测试 |
| 2.3.2.2 频谱测试 |
| 2.3.2.3 测温实验 |
| 2.4 本章小结 |
| 第三章 读写器收发机系统电路设计 |
| 3.1 读写器收发机原理与设计方案 |
| 3.1.1 读写器收发机结构与原理 |
| 3.1.2 收发机指标分析 |
| 3.2 读写器收发机电路芯片选型与分析 |
| 3.2.1 发射机电路 |
| 3.2.2 接收机电路 |
| 3.3 本章小结 |
| 第四章 系统控制与数字信号处理 |
| 4.1 低成本接收机系统 |
| 4.1.1 技术指标与设计方案 |
| 4.1.2 电路控制 |
| 4.1.3 信号处理 |
| 4.2 高性能接收机系统 |
| 4.2.1 技术指标与设计方案 |
| 4.2.2 电路控制 |
| 4.2.3 信号处理 |
| 4.3 本章小结 |
| 第五章 实验测试与分析 |
| 5.1 发射机电路 |
| 5.2 接收机电路 |
| 5.2.1 低成本接收机电路 |
| 5.2.2 高性能接收机电路 |
| 5.3 实验结果 |
| 5.4 本章小节 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 工作展望 |
| 致谢 |
| 参考文献 |
（2）基于DO-254的UART软核设计与验证（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外发展现状 |
| 1.2.1 安全性标准国内外发展现状 |
| 1.2.2 IP核国内外发展现状 |
| 1.3 研究内容 |
| 1.4 本章小结 |
| 第二章 IP核及安全性理论及分析 |
| 2.1 IP的含义及分类 |
| 2.2 标准分析 |
| 2.2.1 IEC61508 标准 |
| 2.2.2 ISO26262 标准 |
| 2.2.3 DO-254 标准 |
| 2.2.4 标准分析比较 |
| 2.3 功能安全 |
| 2.4 安全性分析 |
| 2.5 本章小结 |
| 第三章 UART软核的设计 |
| 3.1 IP核开发流程 |
| 3.2 UART功能特性描述 |
| 3.2.1 UART系统应用框图 |
| 3.2.2 串行数据格式 |
| 3.2.3 工作模式分析 |
| 3.2.4 FIFO模式 |
| 3.2.5 OPB总线操作 |
| 3.2.6 调制解调器控制信号 |
| 3.2.7 中断模式 |
| 3.3 功能需求分析 |
| 3.4 过程故障模式与影响分析 |
| 3.5 UART软核架构设计 |
| 3.6 设计实现 |
| 3.6.1 UART软核端口描述 |
| 3.6.2 UART软核的数据流 |
| 3.6.3 OPB总线接口模块 |
| 3.6.4 波特率生成子模块 |
| 3.6.5 发送器子模块 |
| 3.6.6 接收器子模块 |
| 3.6.7 FIFO子模块 |
| 3.6.8 寄存器子模块 |
| 3.7 需求确认与设计验证 |
| 3.8 本章小结 |
| 第四章 UART软核的验证分析 |
| 4.1 子模块功能验证 |
| 4.2 功能仿真 |
| 4.3 代码覆盖率分析 |
| 4.4 UART软核特性 |
| 4.5 本章小结 |
| 总结与展望 |
| 总结 |
| 展望 |
| 参考文献 |
| 攻读学位期间取得的研究成果 |
| 致谢 |
（3）基于SOC的无线信道自适应均衡器的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 软件无线电平台的介绍 |
| 1.2.1 软件无线电的定义 |
| 1.2.2 软件无线电的系统架构 |
| 1.2.3 软件无线电的关键技术 |
| 1.3 国内外研究现状 |
| 1.3.1 国外研究现状 |
| 1.3.2 国内研究现状 |
| 1.4 本文主要研究的内容 |
| 第2章 数字化技术理论与分析 |
| 2.1 中频数字化接收基本理论 |
| 2.1.1 中频数字化接收机 |
| 2.1.2 数字滤波器 |
| 2.2 收发信号间的干扰抑制 |
| 2.2.1 有限传输技术 |
| 2.2.2 数字变频技术 |
| 2.3 信道均衡的基本理论和方案分析 |
| 2.3.1 信道均衡理论 |
| 2.3.2 均衡算法分析与实现 |
| 2.4 本章小结 |
| 第3章 AD9361 与软件无线电系统的搭建 |
| 3.1 AD9361 射频捷变收发器 |
| 3.2 无线电系统的搭建 |
| 3.2.1 实现系统收发 |
| 3.3 AXI接口与通信技术 |
| 3.4 ICAP在线升级 |
| 3.5 本章小结 |
| 第4章 自适应均衡IP核设计 |
| 4.1 IP核技术 |
| 4.2 系统IP核配置 |
| 4.3 自适应IP核设计 |
| 4.4 本章小结 |
| 第5章 实验结果与分析 |
| 5.1 原始广播信号接收 |
| 5.2 自适应均衡后广播信号接收 |
| 5.3 本章小结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 攻读硕士期间的研究成果 |
| 致谢 |
（4）基于0.13μm BiCMOS工艺的光收发机SPI控制模块与I/O接口设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 设计方法与国内外研究现状 |
| 1.3 研究内容和设计指标 |
| 1.4 本文主要内容和结构安排 |
| 第二章 相关原理及算法分析 |
| 2.1 SPI总线介绍 |
| 2.1.1 SPI接口 |
| 2.1.2 SPI工作方式 |
| 2.1.3 SPI传输模式 |
| 2.2 APB总线协议介绍 |
| 2.2.1 AMBA总线概述 |
| 2.2.2 APB总线 |
| 2.3 CRC校验 |
| 2.3.0 基本原理 |
| 2.3.1 CRC串行算法 |
| 2.3.2 CRC并行算法 |
| 2.4 本章小结 |
| 第三章 SPI控制模块及I/O接口设计 |
| 3.1 结构设计 |
| 3.2 控制器的信号接口 |
| 3.3 SPI帧格式、指令集与寄存器 |
| 3.3.1 帧格式设计 |
| 3.3.2 指令集设计 |
| 3.3.3 状态寄存器及配置寄存器设计 |
| 3.3.4 光收发机寄存器设计 |
| 3.4 子模块设计详述 |
| 3.4.1 SPI接口模块 |
| 3.4.2 分频模块 |
| 3.4.3 寄存器管理模块 |
| 3.4.4 复位模块 |
| 3.4.5 CRC编码模块 |
| 3.5 I/O接口电路设计 |
| 3.5.1 输入接口电路设计 |
| 3.5.2 输出接口电路设计 |
| 3.6 本章小结 |
| 第四章 仿真与验证 |
| 4.1 RTL功能验证 |
| 4.1.1 测试平台介绍 |
| 4.1.2 测试功能点 |
| 4.1.3 仿真结果与分析 |
| 4.1.4 代码覆盖率分析 |
| 4.2 FPGA验证 |
| 4.2.1 平台与仿真环境介绍 |
| 4.2.2 FPGA仿真 |
| 4.3 I/O接口电路仿真 |
| 4.4 本章小结 |
| 第五章 逻辑综合与后端设计 |
| 5.1 SPI控制模块的逻辑综合 |
| 5.1.1 逻辑综合工作流程 |
| 5.1.2 逻辑综合约束 |
| 5.1.3 逻辑综合结果 |
| 5.2 SPI控制模块后端设计 |
| 5.2.1 后端设计流程 |
| 5.2.2 版图设计 |
| 5.2.3 物理验证与后仿真 |
| 5.2.4 指标对比 |
| 5.3 I/O接口电路后端设计 |
| 5.3.1 I/O接口电路版图 |
| 5.3.2 I/O接口后仿真 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间发表的论文 |
（5）基于PXIe的数据采集模块中数据传输及存储的设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题研究的背景与研究意义 |
| 1.2 课题相关技术的发展与其特点 |
| 1.3 国内外数据采集设备发展现状 |
| 1.4 主要研究内容与章节安排 |
| 第二章 PCIe总线协议概述与DMA控制器 |
| 2.1 PCIe总线拓扑结构与分层结构 |
| 2.2 PCIe总线的事务机制 |
| 2.2.1 事务层TLP结构 |
| 2.2.2 PCIe事务的类型介绍 |
| 2.2.3 TLP事务类型标头配置分析 |
| 2.2.4 TLP路由方式 |
| 2.3 PCIe配置空间 |
| 2.4 DMA控制器原理及其传输类型 |
| 2.4.1 DMA控制器的工作原理 |
| 2.4.2 DMA传输类型 |
| 2.5 本章小结 |
| 第三章 系统整体设计方案 |
| 3.1 数据采集系统性能指标 |
| 3.2 数据采集系统硬件设计方案 |
| 3.3 本章小结 |
| 第四章 基于FPGA的逻辑控制设计 |
| 4.1 PCIe IP核设计 |
| 4.2 PCIe事务层逻辑设计 |
| 4.2.1 TX Engine设计 |
| 4.2.2 RX Engine设计 |
| 4.2.3 DMA Engine设计 |
| 4.3 DMA控制器逻辑设计 |
| 4.3.1 DMA配置寄存器的设计 |
| 4.3.2 DMA的事务控制逻辑设计 |
| 4.3.3 DMA控制器的中断控制设计 |
| 4.3.4 DMA的存储接口缓冲模块设计 |
| 4.4 DDR3 SDRAM控制器模块设计 |
| 4.4.1 MIG IP核设计 |
| 4.4.2 MIG IP的模块和接口 |
| 4.5 本章小结 |
| 第五章 系统功能验证与测试 |
| 5.1 验证和测试环境的搭建 |
| 5.1.1 系统硬件测试平台 |
| 5.1.2 系统软件测试环境的构建 |
| 5.2 系统采集功能测试 |
| 5.3 系统缓存模块读写测试 |
| 5.4 基于DMA方式的PCIe总线数据传输测试 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 对未来的展望 |
| 致谢 |
| 参考文献 |
（6）基于SOC的甚低频/特低频信号分析仪设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 频谱分析技术的研究现状 |
| 1.2.2 信号分析仪的发展现状 |
| 1.2.3 片上系统技术的发展现状 |
| 1.3 研究目标与研究内容 |
| 1.4 本论文的结构安排 |
| 第二章 信号分析仪系统总体方案设计 |
| 2.1 需求分析 |
| 2.1.1 系统方案需求分析 |
| 2.1.2 基础硬件需求分析 |
| 2.1.3 SOC处理系统需求分析 |
| 2.1.4 技术指标 |
| 2.2 方案设计 |
| 2.2.1 总体方案设计 |
| 2.2.2 数据采集模块设计分析 |
| 2.2.3 基于SOC的数字信号处理平台设计分析 |
| 2.2.4 系统和功能软件设计分析 |
| 2.3 本章小结 |
| 第三章 基于全相位内插FFT的频率估计算法 |
| 3.1 传统FFT谱分析及其缺陷 |
| 3.2 全相位数据预处理算法 |
| 3.3 基于全相位内插FFT的频率估计算法 |
| 3.4 本章小结 |
| 第四章 信号分析仪的硬件电路设计 |
| 4.1 数据采集板的硬件电路设计 |
| 4.1.1 电源电路设计 |
| 4.1.2 时钟电路设计 |
| 4.1.3 信号调理电路设计 |
| 4.2 基于SOC的数字信号处理平台硬件电路设计 |
| 4.2.1 ZYNQ启动硬件电路 |
| 4.2.2 FMC连接器硬件电路 |
| 4.2.3 以太网和串口通信接口电路 |
| 4.3 本章小结 |
| 第五章 信号分析仪的功能设计与实现 |
| 5.1 ZYNQ中的软硬件系统 |
| 5.2 可编程逻辑子系统的设计 |
| 5.2.1 AD7763数字逻辑接口模块的设计 |
| 5.2.2 抽取滤波处理单元的设计 |
| 5.2.3 基于全相位预处理的快速傅里叶变换单元的设计 |
| 5.2.4 数据与指令交互接口的设计 |
| 5.3 处理器子系统软件设计 |
| 5.3.1 数据交互模块驱动的设计 |
| 5.3.2 频率参数估计功能的设计 |
| 5.3.3 以太网传输功能的设计 |
| 5.4 本章小结 |
| 第六章 系统测试与结果分析 |
| 6.1 系统测试方案 |
| 6.2 测试平台的搭建 |
| 6.3 系统测试结果 |
| 6.3.1 可编程逻辑IP测试 |
| 6.3.2 信号频谱分析功能测试 |
| 6.4 本章小结 |
| 第七章 全文总结与展望 |
| 7.1 全文总结 |
| 7.2 后续工作展望 |
| 致谢 |
| 参考文献 |
（7）一种用于8/16位微处理器的定时/计数器IP核的研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状和发展趋势 |
| 1.3 本文的主要工作 |
| 第二章 定时/计数器IP核总体设计 |
| 2.1 软件开发环境 |
| 2.2 定时/计数器的功能分析 |
| 2.2.1 定时器的功能分析 |
| 2.2.2 计数器的功能分析 |
| 2.3 IP核系统结构设计 |
| 2.4 8/16位微处理器与定时/计数器的通信 |
| 2.4.1 通信指令格式设计 |
| 2.4.2 8/16位微处理器与定时/计数器的接口设计 |
| 2.4.3 8/16位微处理器与定时/计数器的时序分析 |
| 2.5 本章小结 |
| 第三章 定时器设计 |
| 3.1 定时器设计思路 |
| 3.2 定时器总体结构设计 |
| 3.3 功能模块设计 |
| 3.3.1 指令译码 |
| 3.3.2 RD/WR控制器设计 |
| 3.3.3 存储器设计 |
| 3.3.4 倍频器 |
| 3.3.5 定时处理控制器 |
| 3.3.6 PWM脉宽调制控制器 |
| 3.4 本章小结 |
| 第四章 计数器设计 |
| 4.1 计数器设计思路 |
| 4.2 计数器总体结构设计 |
| 4.3 功能模块设计及时序分析 |
| 4.3.1 RD/WR控制器设计 |
| 4.3.2 存储器设计 |
| 4.3.3 设定值测量控制器的设计 |
| 4.3.4 等精度测量控制器 |
| 4.3.5 计数处理控制器 |
| 4.4 本章小结 |
| 第五章 可重构定时/计数器的设计 |
| 5.1 可重构的定义 |
| 5.2 静态可重构定时/计数器的设计 |
| 5.3 动态可重构定时/计数器的设计思路 |
| 5.4 本章小结 |
| 第六章 仿真与验证 |
| 6.1 仿真与验证的方案设计 |
| 6.1.1 软件测试方法 |
| 6.1.2 硬件测试方法 |
| 6.2 芯片资源消耗分析 |
| 6.3 功能仿真测试 |
| 6.3.1 缓存控制模块的仿真测试 |
| 6.3.2 定时器控制模块的仿真测试 |
| 6.3.3 计数器控制模块的仿真测试 |
| 6.3.4 静态可重构定时/计数器的时序仿真 |
| 6.4 板级调试验证 |
| 6.4.1 定时器板级测试验证 |
| 6.4.2 计数器板级调试验证 |
| 6.5 定时/计数器IP核封装设计 |
| 6.6 本章小结 |
| 第七章 总结与展望 |
| 参考文献 |
| 附录 |
| 附录 1：定时/计数器RTL级电路图 |
| 附录 2：定时器RTL级电路图 |
| 附录 3：计数器RTL级电路图 |
| 附录 4：可重构定时/计数器RTL级电路图 |
| 附录 5：可重构定时器RTL级电路图 |
| 附录 6：可重构计数器RTL级电路图 |
| 附录 7：定时/计数器IP核verilog顶层设计 |
| 附录 8 定时器测试 |
| 附录 9 计数器测试 |
| 发表论文和参加科研情况说明 |
| 致谢 |
（8）基于FPGA飞行控制计算机高精度模拟量单元研究（论文提纲范文）
| 摘要 |
| abstract |
| 注释表 |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 国内外研究现状 |
| 1.3 研究背景与基础 |
| 1.3.1 研究背景 |
| 1.3.2 本单位研究基础 |
| 1.4 研究内容和章节安排 |
| 1.4.1 研究内容 |
| 1.4.2 章节安排 |
| 第二章 飞行控制计算机模拟量单元方案设计 |
| 2.1 引言 |
| 2.2 工作原理 |
| 2.3 模拟量单元需求分析 |
| 2.4 模拟量采样误差原因 |
| 2.5 设计方案 |
| 2.5.1 模拟量单元模块划分 |
| 2.5.2 模拟量输入模块精度计算量分配设计 |
| 2.5.3 模拟量单元数据传输设计 |
| 2.6 傅立叶变换 |
| 2.7 本章小结 |
| 第三章 飞行控制计算机模拟量单元硬件详细设计 |
| 3.1 引言 |
| 3.2 模拟量单元输入模块硬件设计 |
| 3.2.1 信号传输转换设计 |
| 3.2.2 抗干扰电路设计 |
| 3.2.3 A/D转换通道设计 |
| 3.3 模拟量单元最小系统设计 |
| 3.4 模拟量单元输出模块硬件设计 |
| 3.5 模拟量单元信号传输通道设计 |
| 3.6 系统电源设计 |
| 3.7 模拟量单元的PCB设计 |
| 3.7.1 系统电路板的布局布线设计 |
| 3.7.2 系统电磁兼容(EMC)处理 |
| 3.7.3 系统硬件抗干扰措施 |
| 3.8 系统硬件设计结果及分析 |
| 3.9 本章小结 |
| 第四章 飞行控制计算机模拟量单元软件设计 |
| 4.1 引言 |
| 4.2 数字滤波器 |
| 4.3 FIR滤波器的结构及设计方法 |
| 4.3.1 FIR滤波器的结构 |
| 4.3.2 基于FPGA的FIR滤波器的算法设计 |
| 4.3.3 FIR滤波器的设计及实现 |
| 4.4 模拟量单元软件方案总体设计 |
| 4.4.1 模拟量单元FPGA调试开发 |
| 4.4.2 自定义IP核的软件设计 |
| 4.4.3 用户IP核的设计实现 |
| 4.4.4 IP核实现模拟量单元数据转换 |
| 4.4.5 缓冲区设计 |
| 4.5 飞行控制软件设计 |
| 4.6 本章小结 |
| 第五章 系统测试与验证 |
| 5.1 引言 |
| 5.2 测试验证目的 |
| 5.3 基本性能测试 |
| 5.3.1 系统试验平台及环境 |
| 5.3.2 试验方案设计 |
| 5.3.3 测试试验及结果分析 |
| 5.4 飞行控制系统集成测试 |
| 5.5 试验结论 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 课题工作总结 |
| 6.2 后续工作展望 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
（10）一种带数字校准电路的10位SAR-ADC设计（论文提纲范文）
| 摘要 |
| Abstract |
| 目录 |
| 插图索引 |
| 第1章 绪论 |
| 1.1 模数转换器现状和发展趋势 |
| 1.1.1 模数转换器的由来 |
| 1.1.2 模数转换器的普及 |
| 1.1.3 模数转换器的发展趋势 |
| 1.2 A/D 转换器校准电路 |
| 1.3 项目的提出 |
| 1.4 论文结构与工作安排 |
| 第2章 A/D 转换器简介 |
| 2.1 A/D 转换器的原理 |
| 2.2 A/D 转换器的分类 |
| 2.3 A/D 转换器的特性 |
| 2.3.1 A/D 转换器的静态指标 |
| 2.3.2 A/D 转换器的动态指标 |
| 2.4 逐次逼近 A/D 转换器结构 |
| 2.4.1 采样保持电路结构 |
| 2.4.2 数模转换（DAC）电路结构 |
| 2.4.3 比较器结构 |
| 2.5 逐次逼近模数转换器工作原理 |
| 2.6 逐次逼近 ADC 中的噪声 |
| 2.6.1 热噪声 |
| 2.6.2 闪烁噪声 |
| 2.7 数字校准电路 |
| 2.8 本章小结 |
| 第3章 逐次逼近 ADC 结构优化 |
| 3.1 逐次逼近 ADC 的特点 |
| 3.2 逐次逼近 ADC 设计要求与电路设计 |
| 3.2.1 采样保持电路设计 |
| 3.2.2 DAC 设计 |
| 3.2.3 比较器设计 |
| 3.3 数字校准电路的设计 |
| 3.3.1 双金属电容 |
| 3.3.2 校准算法 |
| 3.4 本章小结 |
| 第4章 逐次逼近 ADC 模块电路设计 |
| 4.1 逐次逼近 ADC 设计框架 |
| 4.2 逐次逼近 ADC 模块电路及仿真 |
| 4.2.1 时钟产生电路 |
| 4.2.2 逐次逼近移位寄存器 |
| 4.2.3 比较器电路 |
| 4.2.4 DAC 以及采样保持电路 |
| 4.2.5 其他电路 |
| 第5章 数字校准模块设计及 ADC 整体仿真 |
| 5.1 数字校准电路模块设计 |
| 5.1.1 校准电压误差 |
| 5.1.2 校准电路模块结构 |
| 5.2 版图设计 |
| 5.3 逐次逼近 ADC 整体仿真 |
| 5.3.1 逐次逼近 ADC AC 仿真 |
| 5.3.2 逐次逼近 ADC 功耗 |
| 5.3.3 逐次逼近 ADC DC 仿真 |
| 结论 |
| 参考文献 |
| 附录A 作者在攻读硕士学位期间发表的论文 |
| 致谢 |
四、模数转换器硬IP核设计（论文参考文献）
- [1]基于晶体管的无源无线温度传感器研究[D]. 龚枝林. 电子科技大学, 2021(01)
- [2]基于DO-254的UART软核设计与验证[D]. 王晶. 长安大学, 2021
- [3]基于SOC的无线信道自适应均衡器的研究[D]. 董亚博. 东华大学, 2021(09)
- [4]基于0.13μm BiCMOS工艺的光收发机SPI控制模块与I/O接口设计[D]. 杨晨. 东南大学, 2019(06)
- [5]基于PXIe的数据采集模块中数据传输及存储的设计[D]. 姚爽. 电子科技大学, 2019(01)
- [6]基于SOC的甚低频/特低频信号分析仪设计与实现[D]. 王赟康. 电子科技大学, 2018(09)
- [7]一种用于8/16位微处理器的定时/计数器IP核的研究[D]. 侯丽. 广西科技大学, 2017(03)
- [8]基于FPGA飞行控制计算机高精度模拟量单元研究[D]. 原兵兵. 南京航空航天大学, 2017(02)
- [9]数字阵列雷达数字收发ASIC芯片设计[J]. 张卫清,伍小保. 信息通信, 2016(05)
- [10]一种带数字校准电路的10位SAR-ADC设计[D]. 李庆山. 湖南大学, 2013(05)