一、双工k-ary n-mesh的虫孔路由分析（论文文献综述）
方明[1]（2013）在《高阶互连网络中路由器交换结构及互连拓扑结构研究》文中进行了进一步梳理摘要：当前高性能计算机正在迈向EFLOPS时代,高性能互连网络是高性能计算机中的重要基础设施,面临更多的设计挑战。随着芯片设计工艺技术的进步,尤其是串行传输技术的快速发展,高性能互连网络向高阶网络方向发展,单个交换芯片中集成的端口越来越多。高阶网络在减小网络直径,降低网络延迟,提高网络性能和可靠性,减小网络构建成本等方面较传统的低阶网络具有显着优势。高阶网络的核心是高阶路由器。当路由器中集成更多网络端口时,利用有限的片上设计资源,实现高吞吐率、可扩展、逻辑设计和物理设计规整的交换结构是高阶路由器设计中面临的主要困难。本文给出了两种高吞吐率交换结构实现方法。第一种为基于非对称交叉开关的交换结构。在非对称交叉开关中,当输入端口数远小于输出端口数时,输入端口间发生竞争冲突的概率大为减小,从而可以获得很高的吞吐率。文中对非对称交叉开关的有效吞吐率进行了详细的理论分析和模拟验证,给出了基于非对称交叉开关交换网络的结构化实现方案。第二种为基于二分交叉开关的交换结构。在交叉开关中,当输入端口的输入概率降低时,相应地端口间发生竞争冲突的概率也会降低,从而可以获得较高的相对吞吐率,当交叉开关的端口输入概率降低至其饱和吞吐率以下时,可以获得100%的相对吞吐率。文中给出了一种低资源消耗的二分交叉开关交换结构实现方案ADPC,该交换结构可以获得100%的吞吐率,且较YARC结构显着节省资源。高阶路由器为设计更为高效的互连网络拓扑结构提供了更多的可能性。文中对当前的高阶网络拓扑结构进行了深入分析,在K-Ary N-Cube网络结构的基础上,给出了一种K-Ary N-Bridge高阶网络拓扑结构。相比K-Ary N-Cube结构,K-Ary N-Bridge结构中同一维度上的K个结点不是通过Torus方式连接,而是通过一个K阶的路由器连接,因而可以充分利用高阶路由器端口数多的特性,显着减小网络直径,提高网络性能,且具备良好的结构可扩展性。
尹亚明[2]（2013）在《MPSoC片上互连网络缓冲管理与高速互连技术研究》文中研究指明社会生活与军事科技飞速发展，对高性能嵌入式计算领域提出了更高的要求。VLSI技术的迅猛提升使得片上系统的集成度越来越高，微处理器、存储器、IO设备等越来越多的硬件单元都可以集成在单个芯片上。在应用需求的牵引与VLSI技术的推动下，片上多处理器系统（Multiprocessor System-on-Chip，MPSoC）已经成为高性能嵌入式计算领域的主要研究内容。随着MPSoC技术的发展，单个芯片上所集成的单元数量不断增加，同时这些单元的性能也在不断增长，这使得通信结构设计成为限制系统面积、性能与功耗的主要角色。片上互连网络技术的提出为MPSoC提供了更好的互连解决方案，与传统的片上通信方式相比，NoC具有更好的可预测性、更低的功耗和更好的可扩展性。针对片上多处理器互连网络技术的核心理论与设计技术问题进行研究，可为未来高性能嵌入式多核处理器芯片的设计与实现提供良好的理论与技术基础，具有重要的理论意义和应用价值。本文在对片上多处理器互连网络技术进行了相关描述与分类讨论的基础上，深入研究了片上多处理器互连网络中缓冲区分配、管理与使用的相关技术问题，其中包括面向应用的缓冲区分配策略和路由节点的缓冲区动态使用与管理技术。在对主要功能单元设计实现的基础上，构建了RTL级互连网络模拟平台，基于FPGA实现原型系统并对相关设计参数进行了性能分析与设计探索。最后，面向自行研制的异构多核系统YHFT-QDSP，对其片间高速互连扩展技术进行了研究与实现。本文主要创新工作与研究成果如下：1)针对片上多处理器互连网络中存在的严重资源受限问题，提出一种基于排队模型的NoC缓冲区分配方法。对片上网络中路由器的缓冲区分配问题进行特征化分析与形式化描述，建立了基于M/M/1排队系统的路由器解析模型，并对相关参数进行提取，给出了目标参数的求解过程。利用该模型实现了面向应用映射数据负载的缓冲区分配算法，针对不同的应用映射流量特征，该算法可实现缓冲区资源的定制分配。系统缓冲区资源得到高效利用，与传统均匀分配缓冲区策略相比，在保持性能变化不大的前提下，能够节省约50%的缓冲区使用量。2)分析了静态多通道结构的行为特征与不足，在此基础上提出一种面向输出的多通道动态缓冲区路由器结构OOMCR-DBU，该结构采用基于链表的方式实现动态缓冲资源的管理，使用一种阈值控制的资源预留技术来缓解由于网络拥塞导致动态缓冲资源被无效占用而引起的拥塞干扰问题。完成了两种不同参数的路由节点设计与VLSI实现。实验结果表明，该方法能够在不同的网络流量负载下动态调整虚通道组织方式，改善网络性能。缓解片上路由器缓冲资源利用率低、拥塞现象频繁等问题。同时，阈值控制的资源预留策略有效避免了虚通道间的拥塞干扰问题。3)提出一种通用的片上网络性能分析模型，可用于系统性能分析。构建了RTL级软件模拟环境和基于FPGA的硬件仿真平台。基于提出的动态分配虚通道路由器结构构建片上互连网络，以网络延迟和吞吐率为评价函数，分别针对网络规模、报文长度、缓冲区容量、虚通道数目、路由算法等不同设计参数进行了网络性能分析。实验表明，使用所构建的模拟仿真环境和性能分析方法，可以针对不同的设计目标与约束来选取相应参数配置，以获得良好的设计结果。4)面向一款异构多核嵌入式系统YHFT-QDSP，提出一种基于PCI Express技术的片上多核高速互连方法。分析了PCI Express技术特点与国内外应用情况，针对YHFT-QDSP系统的层次化互连结构特点，设计并实现了片内外协议转换与路由模块QPB。采用IP复用与裁剪的快速设计方法将PCI Express高速互连技术应用于YHFT-QDSP系统中，实现了PCI Express主从模式的对等连接，缩短了设计周期并实现了YHFT-QDSP系统的片外扩展高速互连。
胡文敏[3]（2012）在《基于二维Mesh网络的片上组播通信关键技术研究》文中研究指明随着集成电路技术的飞速发展和高性能计算需求的强力推动，片上系统遵循着如下发展趋势：从多核到众核，从总线到网络，从集中存储到分布式存储，从二维集成到三维集成。片上网络因高带宽、低功耗、易扩展特点成为众核系统的理想互联架构。大规模并行计算基本处理单元也由处理器转变为计算核，程序的并行性很大程度上受核间通信能力的制约。组播作为一种典型的通信模式广泛存在于大规模并行计算中，并成为影响同构众核处理器并行性能的关键要素。传统单播路由器对组播只能提供软件级的支持，严重影响大规模并行计算的性能，因此高效的组播路由器体系结构成为片上通信领域的重要课题。本文立足于二维mesh网络架构的CMP处理器平台，从组播路由算法与机制、组播死锁避免机制，组播通信加速方面展开研究工作，并进行了详细的评测与性能分析。本文的主要研究成果和创新性体现在以下几个方面：1)提出一种二阶段增量式组播路径构建方法（TPSS），实现了对组播树形多样化支持，从而能够在底层支持多种组播算法。在TPSS中，第一阶段单播设置包路由到一个预定的中间节点，然后更改目标节点；第二阶段，单播设置包路由到新目标节点的过程中同步更新路由表，写入路由信息。一个单播设置包建立一条分支路径，多个累加形成组播树。基于该机制，提出三种组播树搜索算法：1.OPT，在west-first转向模型指导下构建高带宽效率组播树，该算法针对所有组播目标节点执行全局优化，尽可能生成功耗高效、带宽高效组播树，使得所用链路最少；2.LXYROPT，这是一种部分优化算法，同样满足死锁避免的west-first转向模型。该算法对覆盖位于源节点右边区域目标节点的组播路径实行优化，剩余区域采用XY组播树路由算法，该算法中所有目标节点到源节点都是最短路径，在保证了组播性能同时降低了功耗。3.CFG，通过缩放因子控制组播树的最长路径，在其约束下，得到功耗高效、带宽高效组播树。缩放因子可以改变组播树形，其性能、功耗介于OPT与LXYROPT之间。所提算法均是离线算法，可在编译期间生成，适用于组播通信模式相对固定的应用，通信模式的获取可以采用全系统模拟方式。针对组播通信模式不确定的应用，TPSS俱备实时动态构建组播树功能，具体实现上，通过禁止构建过程的第一阶段，以第二阶段的形式实现XY组播路由算法。硬件综合结果表明，所提机制硬件开销极小。评测结果表明，所提算法根据应用目的不同，获得不同的功耗带宽节省。2)针对单播设置包增量建立组播树机制，提出集成清除功能的组播路径建立方法和利用现有树构建新树策略。基于路由表的组播机制中，若能复用查找表项，清除过期信息，建立新组播树，无疑能够节省硬件资源。本文提出一种内建清除机制的组播树建立方式，该方式通过判断设置包是否在本组播树已建路径上来选择操作策略：若是，则将路由结果添加到表项中；若不是，则先清除表项原有内容后再添加。与ID机制相比，该方式不仅打破了重用次数的限制，而且不需要在表中保留ID位，节省了面积开销。同时为进一步减少组播树建立延迟，本文提出一套借用旧组播树建立新组播树机制，实验表明，当符合重用条件时，其能够有效减少建立延迟。3)针对组播并发通信引起的交叉依赖型死锁，在分析CMP多线程并行测试程序通信记录前提下，提出一种混合机制预防死锁，并在片上网络级对虚拟化提供支持。本文针对负载控制命令的短报文，采用整包缓存，多读指针异步复制；针对负载数据的长报文，采用集中式仲裁控制并发组播数量。混合机制实现简单，硬件开销小。考虑到基于目录协议的CMP多线程并行应用程序通信记录中组播报文占比很小，长报文组播更甚，该机制对性能影响极其低微，实验结果也予以证实。针对NoC级虚拟化支持所需的通信隔离问题，该混合机制允许集中时仲裁器分别控制不同子网的长报文组播并发数量，提高了整个CMP所支持的长报文组播并发数。4)为了降低通信中跳步延迟，提出一种自选择伪电路机制（SP）。SP根据开关仲裁历史信息旁路开关请求，减少流水线级数，提高通信性能。通过分析片上并行程序通信记录发现，网络通信局部性使得路由器某个输入端口高概率重复使用，而输出端口则变化频繁，已有的伪电路机制不能很好适应这种变化。SP允许多个输出端口对同一个输入端口保留连接，为避免报文误送，路由信息用来选择所使用的连接。为进一步消除虚通道匹配给伪电路复用率的影响，本文选择无虚通道虫孔直通路由器XHINoC，将SP的复用条件放宽为：同一个输入端口和输出端口是保留连接输出端口的子集。实验结果表明，SP能够明显提高性能。此外，本文采用位串地址编码，使得组播报文的路由计算可以在一个时钟周期内完成，提升了组播通信性能；单微片报文的支持，使得报文不需要ID槽记录路由信息以指导后续微片路由，减少了路由器中的ID槽需求数量，节省了硬件开销。
钱悦[4]（2010）在《片上网络演算模型及性能分析》文中指出随着半导体技术的迅猛发展,集成芯片中处理器核的数量日益增长,全局互连将导致严重的片上同步错误、不可预知的通信延迟和巨大的功耗开销。为了缓和这些矛盾,片上网络（Network-on-Chip,NoC）应运而生,替代传统的总线或点到点互连成为片上新的通信架构。NoC除具有更好的可预测性和更低的功耗开销,而且能提供更好的可扩展性以应对成百个处理器核的互连。性能分析是NoC一个重要的研究方向,对于构建性能可预测的系统、提供端到端的QoS保证和加速设计空间搜索意义重大。本文基于网络演算对片上网络进行系统建模和性能分析,重点推导业务流的端到端延迟上界,研究提供尽力服务的分组交换NoC中,网络冲突、拓扑结构、流量控制、交换策略及缓冲区大小对通信性能的影响。主要研究内容包括以下四个方面:（1）NoC中多业务流竞争网络资源的冲突模型在分组交换NoC中,业务流的冲突情形复杂多样,冲突情形可被划分为三种基本模式:嵌套、平行和交叉。分析了这三种基本冲突模式并分别得到了它们的分析模型。对于多条冲突流流经节点串的复杂情形,可以分解成基本模型并使用冲突树进行描述。冲突树模型不仅能描述目标流在其传输路径上与其他冲突流的冲突,而且能刻画多条冲突流所经历的间接冲突。通过遍历冲突树计算所有冲突流流经冲突树树枝后的输出曲线,进而推导出树干提供给目标流的等价服务曲线,并计算目标流的延迟上界。整个分析过程可归纳为两个主要算法:冲突树生成算法和等价服务曲线推导算法。研究了并行处理中重要的集合操作–多对一聚合通信,并推导了聚合通信的延迟上界计算公式。模拟实验验证了模拟和分析结果的一致性。比较了Bakhouya模型、Fidler模型和冲突树模型的延迟结果。（2）NoC二维和三维拓扑通信性能的对比分析芯片集成技术的迅猛发展,使得片上网络从二维向三维扩展成为一个重要的发展方向。三维NoC因拓扑维度的增加而缩短了通信距离,极大的提升了网络的平均通信性能。对比分析了规则的k-ary-2-mesh网络及其对应的三维网络在最差情形下的通信性能,得出一个重要结论:将二维NoC转换成三维NoC,虽然能提高网络的平均性能,但最差情形下的性能不一定能得到提升。最差情形下的通信延迟对垂直链路带宽、网络规模和流量突发这些网络参数的取值更为敏感。在垂直链路带宽较窄、网络规模较小和流量突发较大的情况下,三维网络最差情形下的通信性能明显劣于二维网络。这表明在优化NoC设计,将网络拓扑从二维扩展到三维时,需要全面考虑和衡量通信性能,不仅平均延迟要得到保证,最差情形下的延迟也不容忽视。（3）NoC基于信约的链路级流量控制机制的性能分析基于信约的路由器到路由器流量控制机制是NoC主要采用的链路级流量控制机制。基于网络演算分析了基于信约的流量控制机制的性能和最优缓冲区大小。为了对信约的反馈控制行为进行建模,提出了一个抽象的网络服务元素–流量控制器,以定理形式推导了流量控制器和整个系统的服务曲线。另外,给出并证明了保证系统最大服务曲线的最优缓冲区分配定理。假设路由器提供延迟-速率服务,给出了微包延迟上界和最优缓冲区大小的计算公式。片上多媒体流的模拟实验验证了模拟和分析结果的一致性及最优缓冲区大小的准确性。（4）NoC虚通道虫孔交换策略的性能分析基于网络演算分析了无死锁的虚通道虫孔交换NoC中业务流最差情形下的微包延迟上界。在虫孔交换NoC中,报文的传输可能因为信约短缺、交换机或虚通道分配失败而阻塞。构建了业务流在这些阻塞条件下的资源共享分析模型。分别利用流量控制和链路共享分析模型消去初始模型中的反馈控制和链路共享,保留初始模型的缓冲区共享和网络结构,得到一个简化的分析模型–缓冲区共享分析网络。从而将问题转化到冲突树模型中,推导路由器节点串提供给业务流的端到端等价服务曲线。给出了缓冲区共享分析网络的构建算法,并总结了虫孔交换NoC的延迟上界分析方法。假设仿射到达曲线和延迟-速率服务曲线,推导了延迟上界的计算公式。综上所述,本文紧紧围绕“分析业务流端到端的延迟上界”这一目标,基于网络演算提出了NoC的冲突树演算模型、拓扑性能对比分析模型、流量控制演算模型和虫孔交换演算模型,为NoC建立了一套完备的确定性性能分析方法,为网络演算这一新兴的数学理论开辟了一个新的应用领域。
刘有耀[5]（2009）在《片上网络拓扑结构与通信方法研究》文中研究表明半导体工艺技术进入深亚微米时代后,基于总线系统芯片SoC（system on chip）的体系结构在物理设计、通信带宽以及功耗等方面无法满足未来多IP体系发展的需求。片上网络NoC（network on chip）是一种新的系统芯片体系结构,其核心思想是将计算机网络技术移植到系统芯片设计中来,从体系结构上彻底解决总线架构带来的问题。在NoC系统中,拓扑结构和通信方法是影响片上系统性能的重要因素。本文对NoC的拓扑结构和通信方法进行了深入研究,提出了一些新的解决NoC关键问题的方法,并通过建模仿真和软硬件验证对提出的新方法进行了验证。论文的主要研究成果如下:1.对NoC的拓扑结构进行了研究。提出了两种适合二维片上网络的拓扑结构,即广义Petersen图（ Generalized Petersen , GP（2m, 1） ）和网格环形（Mesh Connected-Cycles,MCC）片上网络互连结构。详细分析两种拓扑结构的性质。分别设计了两种拓扑结构的确定性路由算法,对两种拓扑结构进行了模拟分析,并与典型片上网络的mesh拓扑结构进行了比较。在综合考虑网络直径和节点度之积的情况下,GP（2m, 1）和MCC拓扑结构更适合构建片上互连网络。2.对NoC的交换机制进行了研究。通过分析总结现有的片上网络交换技术,提出了一种缓冲式快速虫孔交换技术。对该交换机制进行了模拟分析并与典型的虚通道虫孔交换技术进行了比较,表明是一种高性能、低成本的交换技术。3.总结片上网络路由器的基本结构和设计,设计了一种基于缓冲式虫孔交换技术的通用片上网络路由器结构,并对该路由器结构进行了详细设计、功能仿真和性能评估。结果表明该种结构的路由器是一种低延迟的片上网络路由器。4.分析总结了系统级评估的性能指标和评估流程,建立了系统级仿真平台。该平台是一个模块化、可扩展的系统级仿真平台。5.设计了一个网络规模为8×8、基于Mesh的片上网络系统。并用ALTERA FPGA开发板验证了其功能,其中的核心模块片上网络路由器和流量产生/接收器已经SMIC 0.13μm工艺下流片,工作频率300MHz,等效逻辑门为515.5k,在300MHz工作频率下功耗约为308.5 mW。6.通过分析,提出了基于平台的片上网络设计方法,根据该方法建立了一个片上网络开发验证平台。该平台和系统级仿真平台结合可以形成一个集片上网络系统分析、功能仿真、硬件验证和性能评估的完整的片上网络开发验证环境。7.针对片上网络的发展趋势,对三维片上网络拓扑结构进行了分析和探索,提出了三种适合三维片上网络的拓扑结构,即三维超立方体双环拓扑结构、三维Torus连接的Petersen图拓扑结构、三维长方形扭花环网格拓扑结构。三种拓扑结构都具有高连接度、短直径、简单的路由策略、常数节点度以及良好的可扩展性,适合构建三维片上网络。
刘祥远[6]（2007）在《多核SoC片上网络关键技术研究》文中提出在技术发展以及需求增长的驱动下,未来SoC的集成度和复杂性将继续增大,单个芯片上将集成数百个IP核,包括RISC核、DSP核以及存储单元核等。在这种规模的多核SoC设计中,各个IP核之间如何进行通信成为一个关键问题。因此,未来多核SoC需要采用性能高、功耗低、可扩展性强的片上通信系统,这已经成为近年来研究的热点。由于传统的片上通信结构（如总线）已经无法适应当前的设计需求,以通信为中心的片上网络（NoC）技术为多核SoC通信问题提供了新的解决方案。本论文对多核SoC通信网络的设计与优化进行了深入研究,根据目标系统——多核DSP的通信特点,深入分析了NoC设计的关键技术,研究了在满足高性能通信需求的前提下优化功耗与面积开销的NoC设计方法。论文的主要工作与创新点包括:1)在NoC的物理层,针对互连实现问题,提出了基于中继驱动器以及低摆幅传输电路的混合插入方法:HI（Hybrid Insertion,混合插入）,克服了现有中继驱动器插入方法以及低摆幅传输方法不能兼顾性能与功耗的缺点。导出了采用HI方法时在互连线上插入中继驱动器和低摆幅传输电路的最优个数以及位置,并给出了证明。实验结果表明,HI方法能有效减小全局互连的延迟、功耗以及面积开销。2)在HI方法的基础上,提出了基于三维查找表的低摆幅互连估算模型:LSIEM（Low Swing Interconnect Estimation Models,低摆幅互连估算模型）,解决了低摆幅互连高层估算模型匮乏、不通用的问题。首先给出了LSIEM模型的算法框架,能在设计初期快速估算长线互连的性能、功耗以及面积开销。利用LSIEM模型进一步提出了OWS-HI（Optimal Wire Sizing for Hybrid Insertion,互连线尺寸优化的混合插入方法）方法,能在采用HI方法互连的同时优化连线的尺寸设置。实验结果表明,与HSPICE模拟相比,LSIEM模型的延时与功耗估算精度均超过90%,并且计算速度提高了95倍。3)在NoC的物理层,针对全局同步问题,提出了基于加权Gray码指针以及实时状态检测机制的异步FIFO结构:WG-FIFO（Weighted-Gray code FIFO,加权Gray码FIFO）,克服了现有异步FIFO设计保守、低效以及浪费空间的缺点。给出了WG-FIFO的总体结构设计,分析了指针编码方式及状态检测机制的正确性和有效性。实验结果表明,与已有异步FIFO相比,WG-FIFO在FIFO深度为4～16的情况下具有更高的读/写性能以及操作效率,并能减小面积开销。4)在NoC的网络层及网络适配层,根据目标系统——多核DSP的通信特点提出一种基于集群思想的层次化NoC架构:LSGT-NoC（Locally Star Globally TorusNetwork-on-Chip,局部星型全局环网结构的片上网络）,解决了现有NoC设计不能很好兼顾性能与功耗的问题。提出了层次化的LSGT（Locally Star Globally Torus,局部星型全局环网）拓扑结构,设计了支持批量传输以及集群内组播的传输协议,实现了路由节点、网络接口以及全局链路等NoC基本部件,并特别针对Crossbar和全局链路进行了低功耗优化。实验结果表明,LSGT-NoC架构具有跳步数少、带宽高、功耗低和可扩展性强等优点。论文的研究成果为多核SoC的通信问题提供了一个可行的方案,为进一步提高多核SoC的并行性以及实际运行性能提供了理论和实践基础。
刘同[7]（2007）在《3维torus交换网络中的节点设计与实现》文中认为数据交换的性能日益成为当前数据通信网络发展的瓶颈。为了提高交换的效率,提升通信网络的性能,通信网中的交换设备应具有大容量、易扩展以及高可靠性等特点。为了达到这些特点,需要在交换设备的核心部件——交换结构方面有所突破。多维互连网络正好满足上述的要求,并且在多处理器系统和并行计算领域已经有多年比较成熟的研究,因此有希望在大容量数据交换领域得到广泛应用。本文的核心内容就是对应用于数据交换的多维互连网络的节点进行研究,讨论其功能需求和结构上的特点,并且提出一种工程实现的方案。本文首先简要介绍了数据交换和多处理器系统两种应用的相似性和不同之处,并结合数据交换技术的发展历程,简要探讨了“移植”的可行性。关于多维互连网络,有一些关键技术经过发展已相对成熟,如虫孔路由、虚通道技术等,可以作为节点结构研究的基础。此外,数据在多维互连网络中传送时,路由和资源调度是网络的节点所应完成的主要功能。本文分别介绍了相关的技术和原理,为开展节点结构的设计做好铺垫。多维交换网络的节点结构主要是由网络拓扑和所支持的交换技术决定的。依据多维数据交换的基本功能需求,本文提出了一种基于3维torus结构网络拓扑、采用虫孔路由并结合虚通道技术的交换网络的节点结构,它可以实现简单的维序路由算法和对节点资源进行合理的调度。在这一结构框架下,节点被划分成数据平面和控制平面两个部分,分别处理数据信号和控制信号,这使节点的结构更加清晰,功能更加明确。接着,本文对节点的各种工作细节进行了详细的讨论。提出了基于时隙的工作模式,将数据信号和控制信号以类似时分复用的方式在一条通信链路上交替传输;制定了节点所处理的数据格式,对各个字段的功能进行了定义;详细描述了节点的工作流程,从而明确了各个模块的设计要点;提出了一种有效的流量控制机制,以便在交换网络中实现分组级和微片级的流量控制。这些细节都是研究节点的具体实现的基础。然后,本文采用自顶向下的硬件设计方法研究了节点的各个模块的具体设计和实现方案。根据之前对节点工作细节的分析和总结,节点的各个功能模块所应具备的功能被明确下来。在此基础上,利用VHDL语言完成了各模块以及整个节点的设计。最后,本文还讨论了对设计进行功能测试的相关问题。针对单节点的功能仿真制定了仿真方案,对所设计的节点进行了功能仿真并对仿真结果进行了分析。
肖灿文[8]（2005）在《基于k-ary n-cube网络的高效通信》文中提出互连网络子系统是并行处理计算机系统的重要组成部分。随着处理器数目的不断增加以及处理器计算能力的不断提高,处理器之间的通信问题变得越来越突出,设计高性能的互连通信子系统成为提高并行计算机系统性能的关键。而互连通信子系统的性能常常受限于路由算法和通信方式,底层硬件得不到充分利用,造成网络通信系统实际使用性能低效。 本文主要研究如何在通用的k-ary n-cube网络上实现高效的通信,研究重点是自适应路由算法和组播算法。 设计自适应路由算法首先需解决网络死锁问题。对于无边带连接的k-ary n-cube网络（网格）,我们利用虚跨步切换技术中消息的依存关系只与相邻缓冲区队列有关的特点,设计实现了基于信约和报文路由信息的新型流控策略—RIFC（Routing Information-based Flow Control）。在RIFC基础上,设计了完全自适应路由算法—FAR（Fully Adaptive Routing）算法。通过证明,我们得出:在采用RIFC流控策略、虚跨步切换的无边带连接的k-ary n-cube网络中,FAR路由算法是无死锁的。 我们在RSIM模拟器上用实际应用程序测试了FAR路由算法的性能。通过修改RSIM的网络模拟器—NETSIM的代码,实现了RIFC流控和FAR路由算法。模拟结果表明:在二维网格中,FAR路由算法的性能优于维序路由算法的性能,无论后者采用虫孔切换还是虚跨步切换。 对于边带连接的k-ary n-cube网络（环网）,我们综合Bubble流控和RIFC流控的设计思想,设计实现了一种新的流控策略—RIABFC（Routing Information-based And Bubble-based Flow Control）。基于RIABFC,设计了完全自适应路由算法—NFAR（New Fully Adaptive Routing）算法。并且证明了:对于采用RIABFC流控策略、虚跨步切换的边带连接的k-ary n-cube网络,NFAR路由算法是无死锁的。 为了模拟NFAR路由算法和组播算法的性能,我们采用C++语言设计实现了称为RingNetSim的模拟器。RingNetSim模拟器实现二维环网结构,采用离散事件驱动。在RingNetSim模拟器上,我们选择了不同的通信模式和仲裁策略,对NFAR路由算法进行了测试。模拟结果表明:在二维环网中,NFAR自适应路由算法的性能优于维序路由算法。
王嘉[9]（2005）在《对基于不规则拓扑的并行系统通信中路由算法的研究》文中研究说明并行分布式系统是计算机行业和日常生活中不断增长的应用领域,特别是在分布式计算、工业控制、军事航天领域、以及商务应用等。对实现有如此关键性应用的分布式系统来说,努力提高其可用性、可靠性、适用性,具有十分重要的现实意义。工作站集群（NOWs）被认为是一种低价并行计算机的替代品,越来越广泛应用于各种分布式计算和协同作业之中。而在一个实时系统中,必须满足有限响应时间的要求,否则将导致严重的后果。因此有效的进程间通信机制是分布式系统中的一个不可或缺的组成部分,对分布式系统的性能是至关重要的。以往的分布式并行计算机系统大多采用规则的拓扑网络,这种处理器之间的连接方式下的路由就变得固定而且相对容易,却带来了容错性差等缺点,只要有一个节点出现差错,就导致整个网络的不可用。基于开关交换的不规则拓扑网络互连就提供了布线的灵活性、可测量性和递增可扩充性,而这些特性正是分布式系统所需要的环境。然而,正是由于网络的不规则也使系统中路由和死锁的避免变得十分的复杂。设计网络路由的目的也变得十分的明确,就是在防止死锁和增加自适应性的基础之上,提高其运行效率。已经商业化的产品里,分布式UP*/DOWN*路由算法被用于实践之中。因为其比较呆板和非最短路径性,人们又对它提出了种种改进措施。除此之外,为进一步提高性能,虫孔交换和虚通道等相关技术也被用于并行机的通信之中。本文在介绍了当前人们已经提出的几种消息传递方式的基础之上,使用虫孔交换,结合已有算法的优点,提出自己的三段式路由方案,用三个不同的路由算法,采取虚通道技术,分别实现了高效、自适应、无死锁的功能。以期达到降低网络延迟和提高网络性能的效果。文章最后对提出的改进后的路由方案进行了模拟实验,给出实验结果,并和现有的路由方式下的性能数据加以对比,以此说明了三段式算法的有效性。
王高才[10]（2004）在《Mesh网络容错性的概率分析研究》文中研究指明Mesh网络是迄今为止最为重要和最具吸引力的并行计算机系统网络拓扑结构之一。本文提出全新的基于概率模型研究Mesh网络的容错性问题的理论,提出了k-Mesh子网结构的方法,本文基于k-Mesh子网结构研究了二维和三维Mesh网络的容错性,并基于k-Mesh子网结构提出了高效的二维和三维Mesh网络单播和广播容错路由算法,从概率的角度分析了各种算法的有效性。 本文首先在每个结点具有独立的出错概率的情形下研究Mesh网络的容错性,提出基于k-Mesh子网结构的概念:即k-Mesh子网连通性。证明了当网络结点出错概率给定时,随着网络规模的增加,Mesh网络的连通概率将任意地趋向无穷小。因此,对于以Mesh网络为拓扑结构的并行计算机系统的研究者和制造商提出一个实际而重要的课题:当网络连通概率和网络规模给定时,网络结点的出错概率的下界应控制在多大的范围之内。本文严格推导出Mesh网络的连通概率的一个下界。研究结果表明实际规模的以Mesh网络为拓扑结构的并行计算机系统是能容许相当多的出错结点的,因此也是相当可靠的。研究结果也表明了三维Mesh网络有优于其它流行的网络拓扑结构的优势。与规模相当的二维Mesh网络相比,三维Mesh网络在保持较高的连通概率的同时能容许更多的网络结点出错。而与规模相当的超立方体网络相比,三维Mesh网络在保持较高的连通概率的同时享有更低的结点度。 本文基于k-Mesh子网结构提出了基于局部信息的和分布式的二维和三维Mesh网络单播容错路由算法。因为容错路由算法是基于k-Mesh子网结构设计的,所以本文从概率的角度研究了单播容错路由算法的有效性,推导出容错路由算法的成功概率。本文运用严格的数学推理,证明了二维Mesh网络结点出错概率只要控制在1.8%以内,则对于多达250000个结点的二维Mesh网络,路由算法具有99%的概率确保找到正确结点组成的路径。当结点出错概率不大于2.5%时,即使对于规模达到373248个结点的三维Mesh网络,路由算法仍具有99%的成功概率。路由算法的时间复杂性是线性的,模拟结果表明路由算法所构造的路由路径长度非常接近于两结点之间的最优路径长度。
二、双工k-ary n-mesh的虫孔路由分析（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、双工k-ary n-mesh的虫孔路由分析（论文提纲范文）
（1）高阶互连网络中路由器交换结构及互连拓扑结构研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 课题研究背景 |
| 1.2 本文研究意义、内容和主要贡献 |
| 1.2.1 研究意义 |
| 1.2.2 研究内容和主要贡献 |
| 1.3 论文组织结构 |
| 2 高性能计算机与系统互连网络 |
| 2.1 高性能计算机系统结构与系统互连网络 |
| 2.2 迈向EFlops的高性能计算机 |
| 2.3 高性能计算机中的互连网络 |
| 2.3.1 片上互连网络 |
| 2.3.2 SMP结点互连网络 |
| 2.3.3 系统互连网络 |
| 2.4 高性能系统互连网络 |
| 2.4.1 直接互连网络与间接互连网络 |
| 2.4.2 高速互连链路 |
| 2.4.3 网络协议栈 |
| 2.4.4 网络拓扑结构 |
| 2.5 路由器交换结构 |
| 2.5.1 基准路由器结构 |
| 2.5.2 路由器基本交换结构 |
| 2.6 高阶互连网络 |
| 2.6.1 网络向高阶方向发展 |
| 2.6.2 高阶互连网络设计挑战 |
| 2.7 YARC路由器 |
| 2.7.1 YARC交换结构 |
| 2.7.2 YARC交换结构特性 |
| 2.8 本章小结 |
| 3 高吞吐率高阶交换结构设计方法 |
| 3.1 高吞吐率高阶交换结构 |
| 3.1.1 PCIQ交换结构 |
| 3.1.2 HC交换结构 |
| 3.1.3 Network-within-Network交换结构 |
| 3.2 基于非对称交叉开关的高阶交换结构设计 |
| 3.2.1 非对称交叉开关 |
| 3.2.2 吞吐率分析 |
| 3.2.3 64端口路由器实现 |
| 3.2.4 性能测试与分析 |
| 3.3 基于二分交叉开关的高阶交换结构设计 |
| 3.3.1 交叉开关吞吐率拐点 |
| 3.3.2 交叉开关饱和态及饱和吞吐率 |
| 3.3.3 二分交叉开关及其吞吐率 |
| 3.3.4 基于二分交叉开关的交换结构设计 |
| 3.4 本章小结 |
| 4 结构化高阶路由器设计 |
| 4.1 HAC交换结构的瓦片化设计 |
| 4.1.1 8×64交叉开关分解 |
| 4.1.2 交换结构瓦片化 |
| 4.2 ADPC瓦片化交换结构设计 |
| 4.2.1 HAC化设计 |
| 4.2.2 输出端口复用 |
| 4.2.3 SubSwitch的二分交叉开关分解 |
| 4.2.4 阵列化分布与输出端口重组 |
| 4.2.5 ADPC vs YARC |
| 4.3 本章小结 |
| 5 K-Ary N-Bridge高阶网络拓扑结构 |
| 5.1 Flattened Butterfly网络结构 |
| 5.1.1 Flattened Butterfly网络基本特性 |
| 5.1.2 Flattened Butterfly网络可扩展性分析 |
| 5.2 Fat Tree网络结构 |
| 5.2.1 胖树网络结构 |
| 5.2.2 胖树网络可扩展性分析 |
| 5.3 k-Ary n-Cube网络结构 |
| 5.3.1 k-Ary n-Cube网络基本特性 |
| 5.3.2 高维k-Ary n-Cube网络 |
| 5.4 K-Ary N-Bridge网络结构 |
| 5.4.1 k-Ary n-Bridge网络 |
| 5.4.2 K-Ary n-Bridge网络特性 |
| 5.4.3 对比分析 |
| 5.5 本章小结 |
| 6 结束语 |
| 6.1 研究工作总结 |
| 6.2 未来研究方向 |
| 参考文献 |
| 攻读博士期间发表的论文 |
| 致谢 |
（2）MPSoC片上互连网络缓冲管理与高速互连技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 片上多处理器的研究现状 |
| 1.1.2 片上多处理器的发展趋势 |
| 1.1.3 片上互连网络技术的提出与发展 |
| 1.2 相关研究工作 |
| 1.2.1 国外相关研究 |
| 1.2.2 国内相关研究 |
| 1.3 论文主要工作 |
| 1.3.1 研究动机 |
| 1.3.2 研究内容 |
| 1.4 论文结构 |
| 第二章 一种基于排队模型的片上网络缓冲区分配技术 |
| 2.1 引言 |
| 2.2 相关研究 |
| 2.3 片上互连网络中的缓冲区分配问题 |
| 2.3.1 系统特征化描述 |
| 2.3.2 问题形式化描述 |
| 2.4 基于排队模型的缓冲区分配算法 |
| 2.4.1 路由节点解析模型 |
| 2.4.2 算法步骤与执行过程 |
| 2.5 实验与结果分析 |
| 2.5.1 随机流量评测 |
| 2.5.2 面向 H.264 编码映射结果评测 |
| 2.5.3 相关研究结果对比分析 |
| 2.6 小结 |
| 第三章 一种面向输出的多通道动态缓冲区路由器结构 |
| 3.1 典型静态分配缓冲资源的多通道路由器 |
| 3.1.1 静态分配缓冲区的多通道路由器结构 |
| 3.1.2 静态分配缓冲资源遇到的问题 |
| 3.2 动态分配缓冲区技术相关研究分析 |
| 3.3 面向输出的多通道动态缓冲区路由器结构 |
| 3.3.1 面向输出的多通道基本原理 |
| 3.3.2 OOMCR-DBU 路由器结构 |
| 3.3.3 链表管理与阈值控制的动态缓冲区 |
| 3.3.4 VC 仲裁与开关分配 |
| 3.4 实验结果与分析 |
| 3.4.1 实验环境与参数说明 |
| 3.4.2 性能与开销对比分析 |
| 3.5 小结 |
| 第四章 片上互连网络性能分析模型与原型系统实现 |
| 4.1 引言 |
| 4.2 片上互连网络性能分析模型 |
| 4.2.1 网络抽象与问题描述 |
| 4.2.2 路由器数学解析模型 |
| 4.2.3 解析结果与模拟结果的对比 |
| 4.3 片上互连网络原型仿真系统 |
| 4.3.1 原型系统结构 |
| 4.3.2 基于 FPGA 的原型系统实现 |
| 4.3.3 原型系统性能分析 |
| 4.5 小结 |
| 第五章 一种基于 PCIExpress 的异构多核片间互连技术 |
| 5.1 引言 |
| 5.2 YHFT-QDSP 异构多 DSP 系统结构 |
| 5.2.1 DSP 核 |
| 5.2.2 RISC 核 |
| 5.2.3 层次化的互连结构 |
| 5.3 PCI Express 高速互连技术 |
| 5.3.1 PCI Express 技术特点 |
| 5.3.2 PCI Express 技术应用分析 |
| 5.4 基于 PCI Express 的片间高速互连方法 |
| 5.4.1 QPB 模块 |
| 5.4.2 PCI Express IP 核的改造与对等连接的实现 |
| 5.4.3 PCI Express 全定制物理模块实现 |
| 5.5 结果与芯片实现 |
| 5.5.1 片间 PCI Express 模块实现与结果分析 |
| 5.5.2 YHFT-QDSP 物理设计与实现 |
| 5.6 小结 |
| 第六章 结束语 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
| 作者在学期间参加的主要科研项目与获奖 |
（3）基于二维Mesh网络的片上组播通信关键技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 多核系统的发展 |
| 1.1.2 片上网络的发展 |
| 1.1.3 并行计算中的组播需求 |
| 1.1.4 路由器体系结构面临的挑战 |
| 1.2 相关研究工作 |
| 1.2.1 组播路由算法 |
| 1.2.2 组播死锁避免 |
| 1.2.3 路由机制 |
| 1.2.4 组播地址编码 |
| 1.2.5 路由器加速 |
| 1.2.6 本文主要工作 |
| 1.3 论文结构 |
| 第二章 二阶段增量式组播路径建立及路由算法研究 |
| 2.1 引言 |
| 2.2 二阶段增量式组播路径建立机制 |
| 2.2.1 协议 |
| 2.2.2 网络接口控制器 |
| 2.2.3 路由器结构 |
| 2.2.4 报文转换逻辑 |
| 2.2.5 二阶段增量式组播路径建立实例 |
| 2.3 带宽、功耗高效组播路由算法 |
| 2.3.1 死锁避免 |
| 2.3.2 OPT组播路由算法 |
| 2.3.3 LXYROPT组播路由算法 |
| 2.3.4 CFG组播路由算法 |
| 2.3.5 XY组播树支持 |
| 2.4 硬件开销估计 |
| 2.5 实验与结论 |
| 2.5.1 组播树开销 |
| 2.5.2 纯组播通信模式性能评估 |
| 2.5.3 混合通信模式性能评估 |
| 2.5.4 长报文性能评估 |
| 2.5.5 功耗评估 |
| 2.6 本章小结 |
| 第三章 集成清除功能低延迟组播建立方式 |
| 3.1 引言 |
| 3.2 现有方法局限性 |
| 3.2.1 基于ID组播树清除方法的局限 |
| 3.2.2 组播清除报文方法局限 |
| 3.3 集成清除功能的低延迟组播树建立机制 |
| 3.3.1 集成清除功能的组播树建立机制 |
| 3.3.2 利用旧树建新树的低延迟建立方法 |
| 3.4 面积评估 |
| 3.5 建立延迟评估 |
| 3.6 小结 |
| 第四章 一种预防死锁的混合机制 |
| 4.1 引言 |
| 4.2 整包缓冲异步复制机制 |
| 4.2.1 两种机制结合 |
| 4.2.2 实现 |
| 4.3 集中式控制并发长报文组播数量机制 |
| 4.3.1 应用需求 |
| 4.3.2 集中式分配算法 |
| 4.3.3 集中式分配器实现 |
| 4.3.4 死锁避免示例 |
| 4.4 实验与结果分析 |
| 4.4.1 CA对性能的影响 |
| 4.4.2 面积开销 |
| 4.5 小结 |
| 第五章 自选择伪电路 |
| 5.1 引言 |
| 5.2 路由器体系结构 |
| 5.2.1 报文格式和地址编码 |
| 5.2.2 路由算法实现机制 |
| 5.2.3 基于ID的路由机制 |
| 5.2.4 局部ID管理 |
| 5.2.5 混插路由示例 |
| 5.3 伪电路复用 |
| 5.3.1 伪电路 |
| 5.3.2 伪电路变体 |
| 5.4 自选择伪电路 |
| 5.4.1 比较逻辑 |
| 5.4.2 自选择逻辑 |
| 5.4.3 自选择伪电路示例 |
| 5.5 实验与结果分析 |
| 5.5.1 方法 |
| 5.5.2 结果分析 |
| 5.6 功耗面积分析 |
| 5.6.1 ID槽保留量 |
| 5.6.2 面积开销 |
| 5.6.3 功耗开销 |
| 5.7 讨论 |
| 5.7.1 VP与虫孔路由中的伪电路比较 |
| 5.7.2 扩展SP到虫孔路由器 |
| 5.8 本章小结 |
| 第六章 结束语 |
| 6.1 论文工作总结 |
| 6.2 课题研究展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
（4）片上网络演算模型及性能分析（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 传统片上通信架构遭遇挑战 |
| 1.1.2 片上网络出现 |
| 1.1.3 NoC 设计方法学 |
| 1.1.4 NoC 性能分析 |
| 1.2 国内外研究现状 |
| 1.2.1 片上网络 |
| 1.2.2 网络演算 |
| 1.3 课题研究的目标和意义 |
| 1.4 论文研究内容及创新点 |
| 1.4.1 主要研究内容 |
| 1.4.2 创新点 |
| 1.5 论文的组织结构 |
| 第二章 相关技术和理论基础 |
| 2.1 片上网络关键技术 |
| 2.1.1 拓扑结构 |
| 2.1.2 路由算法 |
| 2.1.3 交换策略 |
| 2.1.4 路由器微体系结构 |
| 2.2 网络演算理论基础 |
| 2.2.1 最小加代数 |
| 2.2.2 基本概念 |
| 2.2.3 主要结论 |
| 第三章 片上网络冲突树演算模型 |
| 3.1 引言 |
| 3.2 相关工作 |
| 3.3 冲突树演算模型 |
| 3.3.1 问题的描述 |
| 3.3.2 等价服务曲线 |
| 3.3.3 基本冲突模式 |
| 3.3.4 冲突树及分析算法 |
| 3.4 聚合通信的延迟上界 |
| 3.4.1 多对一聚合通信 |
| 3.4.2 延迟上界模型 |
| 3.5 模拟实验 |
| 3.5.1 问题描述的延迟 |
| 3.5.2 交叉冲突的延迟 |
| 3.5.3 聚合通信的延迟 |
| 3.5.4 与其他模型的比较 |
| 3.6 小结 |
| 第四章 片上网络二维和三维拓扑性能对比分析 |
| 4.1 引言 |
| 4.2 相关工作 |
| 4.3 问题的描述 |
| 4.3.1 二维和三维网络 |
| 4.3.2 对角通信模式 |
| 4.3.3 分析假设 |
| 4.4 对角延迟上界 |
| 4.4.1 二维NoC 的延迟上界 |
| 4.4.2 三维NoC 的延迟上界 |
| 4.5 模拟与数值实验 |
| 4.5.1 模拟平台 |
| 4.5.2 模拟与分析结果 |
| 4.5.3 数值实验结果 |
| 4.5.4 优化的三维路由器 |
| 4.6 小结 |
| 第五章 片上网络基于信约的流量控制演算模型 |
| 5.1 引言 |
| 5.2 相关工作 |
| 5.3 流量控制演算模型 |
| 5.3.1 相邻节点间通信 |
| 5.3.2 多跳节点间通信 |
| 5.4 最优缓冲区分配 |
| 5.4.1 最优缓冲区大小 |
| 5.4.2 延迟-速率服务的性能上界 |
| 5.5 模拟实验 |
| 5.5.1 模拟平台 |
| 5.5.2 实验分析 |
| 5.5.3 模拟与分析结果 |
| 5.6 小结 |
| 第六章 片上网络虚通道虫孔交换演算模型 |
| 6.1 引言 |
| 6.2 相关工作 |
| 6.3 分析基础及假设 |
| 6.3.1 虫孔交换路由器 |
| 6.3.2 缓冲类虚通道分配 |
| 6.3.3 分析假设 |
| 6.4 路由器服务分析 |
| 6.4.1 信约阻塞 |
| 6.4.2 交换机分配阻塞 |
| 6.4.3 虚通道分配阻塞 |
| 6.5 延迟上界分析技术 |
| 6.5.1 缓冲区共享分析网络 |
| 6.5.2 缓冲区共享冲突 |
| 6.5.3 通用的分析方法 |
| 6.5.4 延迟上界模型 |
| 6.6 模拟实验 |
| 6.6.1 实验设置 |
| 6.6.2 模拟与分析结果 |
| 6.6.3 与调度方法的比较 |
| 6.7 小结 |
| 第七章 结束语 |
| 7.1 工作总结 |
| 7.2 研究展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
| 附录A 主要术语的中英文对照表 |
（5）片上网络拓扑结构与通信方法研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 片上网络关键问题 |
| 1.2.1 片上网络的结构 |
| 1.2.2 网络拓扑结构 |
| 1.2.3 路由问题 |
| 1.2.4 交换技术问题 |
| 1.2.5 服务质量问题 |
| 1.2.6 流量控制问题 |
| 1.2.7 资源网络接口问题 |
| 1.2.8 性能评估问题 |
| 1.2.9 定时问题 |
| 1.2.10 映射问题 |
| 1.3 国内外研究现状 |
| 1.3.1 国外相关研究 |
| 1.3.2 国内相关研究 |
| 1.4 论文的主要工作及创新点 |
| 1.5 论文的结构 |
| 第二章 二维片上网络拓扑结构及其路由算法的研究 |
| 2.1 NOC 拓扑结构及其路由算法概述 |
| 2.1.1 拓扑结构 |
| 2.1.2 路由算法 |
| 2.2 GP(2M,1) 片上网络拓扑结构 |
| 2.2.1 GP(2m,1) 片上互连网络拓扑 |
| 2.2.2 GP(2m,1)网络的节点编码 |
| 2.2.3 GP(2m,1)网络的路由算法 |
| 2.2.4 性能分析 |
| 2.3 星簇双环片上网络拓扑结构 |
| 2.3.1 SCDL(2m)互连网络拓扑 |
| 2.3.2 SCDL(2m)网络的路由算法 |
| 2.3.3 性能分析 |
| 2.4 网格环形片上网络拓扑结构 |
| 2.4.1 MCC 互连网络拓扑定义 |
| 2.4.2 MCC 互连网络的路由算法 |
| 2.4.3 MCC 互连网络的性质 |
| 2.4.4 性能分析 |
| 2.5 小结 |
| 第三章 片上网络交换机制的研究 |
| 3.1 传统交换技术 |
| 3.1.1 电路交换 |
| 3.1.2 分组交换 |
| 3.1.3 虚跨步交换 |
| 3.1.4 虫孔交换 |
| 3.1.5 混合交换 |
| 3.2 缓冲式快速虫孔交换技术 |
| 3.2.1 缓存集中管理 |
| 3.2.2 快速交换 |
| 3.2.3 交换过程 |
| 3.2.4 BEWS 性能评估 |
| 3.3 小结 |
| 第四章 BEWS 片上网络路由器的设计 |
| 4.1 路由器概述 |
| 4.1.1 路由器结构 |
| 4.1.2 路由器流水线 |
| 4.2 缓冲式快速虫孔交换路由器 |
| 4.2.1 缓冲式快速虫孔交换路由器结构设计 |
| 4.2.2 片上网络的数据flit 格式 |
| 4.3 缓冲式快速虫孔交换路由器设计 |
| 4.3.1 路由器的总体设计 |
| 4.3.2 路由器的接口信号 |
| 4.3.3 输入端口设计 |
| 4.3.4 缓存阵列设计 |
| 4.3.5 交换控制设计 |
| 4.3.6 输出端口设计 |
| 4.4 路由器的功能验证和成本评估 |
| 4.5 小结 |
| 第五章 片上网络建模与实现 |
| 5.1 片上网络性能指标与分析模型 |
| 5.2 网络流量产生模型 |
| 5.2.1 流量的时间分布 |
| 5.2.2 流量的空间分布 |
| 5.2.3 流量注入速率 |
| 5.3 片上网络系统级建模 |
| 5.3.1 片上网络系统级性能评估流程 |
| 5.3.2 片上网络系统级模型 |
| 5.3.3 仿真实例 |
| 5.4 片上网络系统硬件设计与实现 |
| 5.4.1 系统介绍 |
| 5.4.2 虚通道路由器设计 |
| 5.4.3 流量产生器设计 |
| 5.4.4 流量接收分析器设计 |
| 5.4.5 设计实现 |
| 5.5 小结 |
| 第六章 片上网络开发验证平台 |
| 6.1 NoC 开发流程 |
| 6.2 NDVP 功能和顶层方案设计 |
| 6.3 NDVP 软件子平台设计 |
| 6.3.1 NDVP 软件子平台功能 |
| 6.3.2 NDVP 软件子平台功能模块划分 |
| 6.3.3 各个子模块的详细设计 |
| 6.4 NDVP 硬件子平台设计 |
| 6.4.1 NDVP 硬件子平台功能 |
| 6.4.2 NDVP 硬件子平台的基本结构 |
| 6.4.3 NDVP 硬件子平台模块划分 |
| 6.4.4 硬件子平台详细设计 |
| 6.5 NDVP 开发验证平台的操作 |
| 6.6 小结 |
| 第七章 三维片上网络拓扑结构研究 |
| 7.1 三维片上网络的概述 |
| 7.2 典型的拓扑结构 |
| 7.3 三维超立方体双环拓扑结构 |
| 7.3.1 超立方体双环互连网络拓扑结构 |
| 7.3.2 HCDL(m, d)网络的性质 |
| 7.3.3 HCDL(m, d)互连网络的路由算法 |
| 7.4 三维 Torus 连接的 Petersen 图拓扑结构 |
| 7.4.1 TCPG(k，m)拓扑结构 |
| 7.4.2 TCPG(k，m)互连网络的性质 |
| 7.4.3 TCPG(k，m)互连网络的路由算法 |
| 7.5 三维长方形扭花环网格拓扑结构 |
| 7.5.1 RTTM 的拓扑结构 |
| 7.5.2 RTTM 网络路由算法 |
| 7.5.3 性能分析 |
| 7.6 小结 |
| 第八章 结论与展望 |
| 8.1 结论 |
| 8.2 展望 |
| 致谢 |
| 参考文献 |
| 附录 攻读博士学位期间的主要研究成果和参与的科研项目 |
（6）多核SoC片上网络关键技术研究（论文提纲范文）
| 缩略语说明 |
| 参数符号说明 |
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.1.1 多核SoC的发展 |
| 1.1.2 项目背景:多核DSP |
| 1.2 多核SoC通信的关键技术问题 |
| 1.2.1 片上通信面临的严峻挑战 |
| 1.2.2 NoC通信技术 |
| 1.2.3 NoC设计的关键技术问题 |
| 1.3 NoC相关研究概述 |
| 1.3.1 物理层的相关研究 |
| 1.3.2 网络层的相关研究 |
| 1.3.3 网络适配层的相关研究 |
| 1.3.4 多种NoC实例的设计特征 |
| 1.4 本文工作与创新点 |
| 1.5 论文的组织结构 |
| 第二章 HI:一种低延迟低功耗的互连优化技术 |
| 2.1 引言 |
| 2.2 HI方法 |
| 2.2.1 方法的构建 |
| 2.2.2 延时分析 |
| 2.2.3 功耗分析 |
| 2.2.4 面积分析 |
| 2.2.5 延时、功耗及面积的折衷 |
| 2.2.6 信号完整性分析 |
| 2.3 实验与比较 |
| 2.3.1 实验设置 |
| 2.3.2 实验结果 |
| 2.4 讨论 |
| 2.5 本章小结 |
| 第三章 LSIEM:一种低摆幅互连的高层估算模型 |
| 3.1 引言 |
| 3.2 LSIEM模型 |
| 3.2.1 模型及假设 |
| 3.2.2 三维查找表的建立 |
| 3.2.3 关键参数的计算 |
| 3.2.4 互连结构的计算 |
| 3.2.5 延时的估算 |
| 3.2.6 功耗的估算 |
| 3.2.7 面积的估算 |
| 3.2.8 综合指标的计算 |
| 3.3 实验与分析 |
| 3.3.1 实验设置 |
| 3.3.2 估算结果 |
| 3.3.3 误差分析 |
| 3.4 利用LSIEM模型进行互连线尺寸优化 |
| 3.5 本章小结 |
| 第四章 WG-FIFO:一种高性能的异步FIFO结构 |
| 4.1 引言 |
| 4.2 WG-FIFO结构 |
| 4.2.1 模块结构 |
| 4.2.2 加权Gray码指针 |
| 4.2.3 实时的全局状态检测器 |
| 4.2.4 亚稳态的消除 |
| 4.2.5 毛刺的过滤 |
| 4.2.6 “将满”/“将空”状态的检测 |
| 4.2.7 写/读控制器 |
| 4.2.8 写/读时序 |
| 4.3 实验与比较 |
| 4.3.1 实验设置 |
| 4.3.2 实验结果 |
| 4.3.3 综合比较 |
| 4.4 本章小结 |
| 第五章 LSGT-NoC:一种层次化的NoC系统架构 |
| 5.1 引言 |
| 5.2 LSGT-NoC系统架构 |
| 5.2.1 引入集群思想 |
| 5.2.2 拓扑结构 |
| 5.2.3 交换技术 |
| 5.2.4 报文协议 |
| 5.2.5 网络接口 |
| 5.2.6 路由节点 |
| 5.2.7 全局链路 |
| 5.3 一个LSGT-NoC的原型及实验 |
| 5.4 本章小结 |
| 第六章 结束语 |
| 6.1 所做的工作与创新 |
| 6.2 未来的研究方向 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
（7）3维torus交换网络中的节点设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略语表 |
| 第一章 绪论 |
| 1.1 分组数据交换的技术背景 |
| 1.2 多维互连结构在数据交换中的应用 |
| 1.3 主要研究工作和论文结构 |
| 第二章 多维互连网络框架 |
| 2.1 几种网络拓扑 |
| 2.2 虫孔路由和虚通道技术 |
| 2.3 基于TORUS 的网络框架 |
| 第三章 多维互联网络中的路由和资源调度 |
| 3.1 路由的相关问题 |
| 3.2 资源调度 |
| 3.3 本章小结 |
| 第四章 网络节点设计 |
| 4.1 节点的功能要求和结构框架 |
| 4.2 节点工作流程的细节描述 |
| 4.3 各个模块的实现 |
| 4.4 本章小结 |
| 第五章 功能测试与逻辑综合 |
| 5.1 基于MODELSIM 的单节点功能仿真 |
| 5.2 仿真方案存在的问题和扩展思路 |
| 5.3 逻辑综合 |
| 第六章 全文总结 |
| 致谢 |
| 参考文献 |
| 附录 |
| 附录A 部分模块仿真结果 |
| 个人简历 |
| 在校期间研究成果 |
（8）基于k-ary n-cube网络的高效通信（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 并行处理与互连网络 |
| 1.2 并行计算机体系结构 |
| 1.3 并行计算机系统的互连网络 |
| 1.3.1 网络的拓扑结构 |
| 1.3.2 切换技术 |
| 1.3.3 路由算法 |
| 1.3.4 通信方式 |
| 1.4 问题描述 |
| 1.5 论文的主要工作和贡献 |
| 1.6 论文的组织形式 |
| 第二章 RIFC:基于路由信息的流控 |
| 2.1 背景及相关研究 |
| 2.1.1 部分自适应路由算法 |
| 2.1.2 跳步算法 |
| 2.1.3 虚拟网络 |
| 2.2 RIFC流控策略 |
| 2.3 定义 |
| 2.4 定理及证明 |
| 2.5 总结 |
| 第三章 FAR路由算法模拟测试及性能分析 |
| 3.1 测试方法概述 |
| 3.1.1 解释执行和对比原本执行 |
| 3.1.2 二进制代码对比汇编语言指令 |
| 3.1.3 踪迹驱动 |
| 3.1.4 执行驱动 |
| 3.2 常用的模拟工具 |
| 3.3 RSIM模拟器 |
| 3.4 模拟结果及分析 |
| 3.4.1 模拟程序及设置 |
| 3.4.2 LU模拟运行结果 |
| 3.4.3 FFT模拟运行结果 |
| 3.4.4 SOR模拟运行结果 |
| 3.4.5 QS模拟运行结果 |
| 3.4.6 WATER模拟运行结果 |
| 3.5 模拟结论 |
| 第四章 RIABFC:基于 RIFC和 BUBBLE的流控 |
| 4.1 背景和动机 |
| 4.2 RIABFC流控策略 |
| 4.3 NFAR路由算法 |
| 4.4 结论 |
| 第五章 NFAR路由算法模拟测试及性能分析 |
| 5.1 环网模拟器 RingNetSim |
| 5.1.1 RingNetSim概述 |
| 5.1.2 RingNetSim模拟器的组成部分 |
| 5.2 模拟结果及分析 |
| 5.2.1 完全随机通信模式下模拟结果 |
| 5.2.2 位反通信模式下模拟结果 |
| 5.2.3 就近通信模式下模拟结果 |
| 5.2.4 An-to-All通信模式下模拟结果 |
| 5.3 结论 |
| 第六章 2DMR组播算法 |
| 6.1 背景及相关研究 |
| 6.1.1 基于树的组播 |
| 6.1.2 基于路径的组播算法 |
| 6.1.3 BRCP-HL算法 |
| 6.2 2DMR组播路由算法 |
| 6.2.1 多目标报文头组织 |
| 6.2.2 报文复制和组播路由算法 |
| 6.3 结论 |
| 第七章 2DMR组播算法模拟测试及性能分析 |
| 7.1 组播算法实现 |
| 7.2 模拟结果及分析 |
| 7.2.1 就近通信模式下模拟结果 |
| 7.2.2 完全随机通信模式下模拟结果 |
| 7.2.3 All-to-All通信模式下模拟结果 |
| 7.3 模拟结论 |
| 第八章 支持组播的自适应路由芯片设计 |
| 8.1 介绍 |
| 8.1.1 芯片整体结构 |
| 8.2 路由芯片设训 |
| 8.2.1 输入缓冲区管理 |
| 8.2.2 仲裁和开关模块 |
| 8.3 芯片实现及测试结论 |
| 第九章 结束语 |
| 9.1 工作回顾 |
| 9.2 进一步工作 |
| 攻读博士学位期间发表和已录用的论文 |
| 致谢 |
| 参考文献 |
（9）对基于不规则拓扑的并行系统通信中路由算法的研究（论文提纲范文）
| 中文摘要 |
| 英文摘要 |
| 1 绪论 |
| 1.1 分布式集群的发展现状及前景 |
| 1.2 通信在多机中的巨大作用 |
| 1.3 国内外的研究现状 |
| 1.4 文章结构 |
| 1.5 本章小结 |
| 2 并行机的互连网络体系结构 |
| 2.1 并行机的互连网络体系结构 |
| 2.2 并行机的网络互连方式 |
| 2.3 互连网络的交换方式 |
| 2.3.1 电路交换 |
| 2.3.2 报文交换 |
| 2.3.3 虚跨步交换 |
| 2.3.4 虫孔交换 |
| 2.4 互连网络的拓扑结构 |
| 2.5 互连网络的路由方式 |
| 2.6 本章小结 |
| 3 并行互连网络路由的算法设计 |
| 3.1 商业化应用于NOWS 的UP*/DOWN*路由 |
| 3.2 设计路由方案的主要目标 |
| 3.2.1 无死锁、活锁 |
| 3.2.2 自适应 |
| 3.2.3 高效 |
| 3.3 进行NOWS 通信部分设计时应注意的问题 |
| 3.3.1 通道流水钱 |
| 3.3.2 分配缓冲大小 |
| 3.3.3 流量控制 |
| 3.4 本章小结 |
| 4 虫孔交换与虚通道的结合 |
| 4.1 虫孔交换 |
| 4.2 虚通道 |
| 4.3 采用虚通道的相关问题 |
| 4.4 本章小结 |
| 5 路由算法内容 |
| 5.1 使用虚通道 |
| 5.1.1 合理使用虚通道 |
| 5.1.2 增加更多的虚通道 |
| 5.2 最短路径算法(第一高效算法) |
| 5.3 自适应-迹算法(第二自适应算法) |
| 5.4 对UP*/DOWN*算法改进(第三无死锁算法) |
| 5.5 路由方案的具体算法 |
| 5.6 本章小结 |
| 6 性能评估 |
| 6.1 评测中要考虑的因素 |
| 6.2 性能评估中出现的问题及参数的设定 |
| 6.3 模拟结果数据及分析 |
| 6.4 本章小结 |
| 7 结语及对未来的展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 独创性声明 |
| 学位论文版权使用授权书 |
（10）Mesh网络容错性的概率分析研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 Mesh网络简介 |
| 1.2 课题的研究意义 |
| 1.3 国内外研究现状与分析 |
| 1.3.1 Mesh网络拓扑结构的研究 |
| 1.3.2 Mesh网络容错模型的研究 |
| 1.3.3 Mesh网络容错路由算法的研究 |
| 1.3.4 Mesh网络的概率分析研究 |
| 1.4 课题的主要研究内容 |
| 1.5 论文的结构 |
| 第2章 基于概率模型的二维Mesh网络容错性的分析 |
| 2.1 概述 |
| 2.2 二维Mesh网络连通性的概率分析 |
| 2.2.1 二维Mesh网络连通概率的上界 |
| 2.2.2 k-Mesh子网连通性定义 |
| 2.2.3 k-Mesh子网连通的二维Mesh网络连通概率的下界 |
| 2.2.4 二维Mesh网络连通性的概率计算 |
| 2.3 一种邻接k-Mesh子网方法研究二维Mesh网络的容错性 |
| 2.3.1 相邻k-Mesh子网的连通概率 |
| 2.3.2 二维Mesh网络全局连通性的概率 |
| 2.4 模拟结果 |
| 2.5 本章小结 |
| 第3章 基于概率模型的三维Mesh网络容错性分析 |
| 3.1 概述 |
| 3.2 三维Mesh网络连通性的概率分析 |
| 3.2.1 三维Mesh网络的不连通概率 |
| 3.2.2 三维Mesh网络的连通概率 |
| 3.2.3 更大k-Mesh子网的计算方法及连通概率的计算 |
| 3.3 三维Mesh网络与其它网络的相互比较 |
| 3.4 模拟结果 |
| 3.5 本章小结 |
| 第4章 二维Mesh网络容错路由算法及其概率分析 |
| 4.1 概述 |
| 4.2 维序路由算法容错性的概率 |
| 4.3 二维Mesh网络容错路由算法设计及其概率分析 |
| 4.4 具有更高成功概率的二维Mesh网络容错路由算法 |
| 4.5 模拟结果 |
| 4.6 本章小结 |
| 第5章 三维Mesh网络容错路由算法及其概率分析 |
| 5.1 概述 |
| 5.2 三维Mesh网络容错路由算法 |
| 5.3 三维Mesh网络容错路由算法的概率分析 |
| 5.4 模拟结果 |
| 5.5 本章小结 |
| 第6章 二维Mesh网络广播容错路由算法及其概率分析 |
| 6.1 概述 |
| 6.2 二维Mesh网络广播容错路由算法FRBR |
| 6.3 算法FRBR容错性的概率分析 |
| 6.4 模拟结果 |
| 6.5 本章小结 |
| 第7章 三维Mesh网络广播容错路由算法及其概率分析 |
| 7.1 概述 |
| 7.2 三维Mesh网络广播容错路由算法SRBR |
| 7.3 算法SRBR容错性的概率分析 |
| 7.4 模拟结果 |
| 7.5 本章小结 |
| 第8章 结束语 |
| 8.1 工作总结 |
| 8.2 进一步研究方向 |
| 8.2.1 在Mesh网络上的进一步研究 |
| 8.2.2 在移动自组网和传感器网络上的应用 |
| 参考文献 |
| 致谢 |
| 攻博期间参与科研项目情况及发表论文情况 |
四、双工k-ary n-mesh的虫孔路由分析（论文参考文献）
- [1]高阶互连网络中路由器交换结构及互连拓扑结构研究[D]. 方明. 中南大学, 2013(03)
- [2]MPSoC片上互连网络缓冲管理与高速互连技术研究[D]. 尹亚明. 国防科学技术大学, 2013(10)
- [3]基于二维Mesh网络的片上组播通信关键技术研究[D]. 胡文敏. 国防科学技术大学, 2012(03)
- [4]片上网络演算模型及性能分析[D]. 钱悦. 国防科学技术大学, 2010(04)
- [5]片上网络拓扑结构与通信方法研究[D]. 刘有耀. 西安电子科技大学, 2009(03)
- [6]多核SoC片上网络关键技术研究[D]. 刘祥远. 国防科学技术大学, 2007(07)
- [7]3维torus交换网络中的节点设计与实现[D]. 刘同. 电子科技大学, 2007(03)
- [8]基于k-ary n-cube网络的高效通信[D]. 肖灿文. 国防科学技术大学, 2005(03)
- [9]对基于不规则拓扑的并行系统通信中路由算法的研究[D]. 王嘉. 重庆大学, 2005(01)
- [10]Mesh网络容错性的概率分析研究[D]. 王高才. 中南大学, 2004(11)