一、用神经元MOS结构实现的一种新型匹配滤波器(英文)(论文文献综述)
王国飞[1](2012)在《神经元MOS管在神经网络中的应用研究》文中研究表明本文主要介绍了神经元MOS管电路和人工神经网络的研究现状,结合人工神经网络的发展方向,探讨了神经元MOS在神经元网络中的应用可能性及其一些特有的优点。分析了神经元MOS管的原理、结构以及Hspice仿真模型,并介绍和仿真了神经元MOS反相器和源极跟随器两种基本电路,它们是构成其它复杂电路的基础。介绍了人工神经网络的发展进程,比较了用软件实现和硬件实现人工神经网络两种方法,分析了用硬件实现的必要性。重点介绍了感知器、Hopfield神经网络以及Hamming神经网络。并将神经元MOS应用到了感知器电路中,利用单层感知器原理设计了与门和或门电路,利用多层感知器原理设计了异或门电路。将神经元MOS管应用到Hopfield神经网络A/D转换器电路中和联想记忆网络中,所设计的电路,结构简单,仿真正确。并根据Hopfield神经网络A/D转换器和感知器的原理,用神经元MOS管设计了二四值编译码器电路。将神经元MOS应用在Hamming神经网络电路中,设计了模板匹配电路和竞争全胜电路,并将系统应用在了数字字符识别中。本文的研究工作,探讨了神经元MOS管在神经网络中的应用前景。从本文的研究内容和仿真结果看,神经元MOS管的结构与神经网络有着很多相似之处。而且具有结构简单,功耗低等特点,非常适合在神经网络电路中应用。
章怀坚[2](2011)在《基于大鼠的植入式脑机接口神经信号处理方法研究》文中研究说明脑机接口(Brain-Computer Interface)技术旨在大脑和外部环境间建立一种新型的不依赖于外周神经的信息传输方式。慢性植入式微电极阵列技术的革新把脑机接口技术的发展推向了一个新的高潮。基于电极阵列的神经信号处理技术和神经解码技术也成了脑机接口技术发展的核心。本文通过在大鼠初级运动皮层植入微电极阵列采集大鼠的动作电位和局部场电位信号,并分析将这两种信号应用于神经解码的可行性和准确性。本文首先描述了两种神经元动作电位的检测方法,包括时域能量算、匹配滤波器和改进的匹配滤波器,并将它们与传统的单独的阈值方法相比较,结果显示,基于改进匹配滤波器的神经元动作电位检测方法具有较高的准确度和稳定性。本文还比较了几种神经元动作电位分类算法,包括模板匹配、聚类和属性约简方法,并它们与另外几种方法进行对比,结果显示模板匹配方法具有最好的分类结果。然后,本文分析了神经元动作电位发放频率和大鼠前肢运动状态间的相关性,并根据神经元的不同发放模式将神经元分为四类,并发现具有相同发放模式的神经元大致在空间上较为接近。另外,我们在三只大鼠上比较了几种神经解码方法的优劣,包括最佳线性估计、卡尔曼滤波器、概率神经网络和改进的概率神经网络解码器。结果显示改进的概率神经网络解码器具有最优的解码准确度,而最佳线性估计具有最快的解码速度。此外,本文还分析了大鼠初级运动皮层的场电位信号与其前肢运动间的相关性。结果显示它们间的相关性十分明显,在各个电极中三个子频段(0-10Hz、10-45Hz和55-200Hz)与运动间的有相关系数在0.3上的信号占50%以上。之后我们将这三个频段应用于大鼠前肢运动的解码,其结果显示它与基于动作电位的解码不相上下,在使用最佳线性估计时,解码结果与实际运动的相关系数可以达到0.8889,优于基于动作电位的神经解码结果。综上所述,本文将通过采集大鼠初级运动皮层的神经信号,通过各种信号处理方法、模式分类方法、回归方法,来分析神经信号与大鼠前肢运动间的相关性,并进行神经解码。结果显示大鼠初级运动皮层的动作电位和局部场电位均可应用于大鼠前肢运动的解码,并且结果的准确性皆在0.85以上。
李锦煊[3](2010)在《神经元MOS电路在通信系统中的应用研究》文中进行了进一步梳理本文介绍了当前神经元MOS管电路研究的现状,结合当前集成电路的发展方向及要求,探讨了在通信系统中,神经元MOS电路的应用可能性及其特有的优点。分析了神经元MOS管及其改良结构的特点,并提出了新的钟控神经元MOS管的SPICE模型,新的模型适用范围更大,使电路仿真更方便。从WCDMA主同步码的构造方法出发,分析了主同步码的特点,并介绍了WCDMA小区搜索中同步的过程。介绍了电路系统中采样保持单元的几种传统的实现方法,以及已有的利用浮栅MOS管来实现的方法,并提出了一种基于钟控神经元MOS管的新型采样保持电路,此电路具有精度高、结构简单、功耗低等特点,然后采用HSPICE对电路进行了仿真,并和以前的方案做了比较。分析了传统匹配滤波器的优缺点,提出了一种基于神经元MOS管的WCDMA主同步匹配滤波器结构,采用这个结构的匹配滤波器直接处理模拟信号,省掉了高速A/D转换器,降低了电路功耗,并大大简化了匹配滤波器的电路实现。随后采用MATLAB对此结构进行了验证。用一种与主同步码性能相仿的简化码,设计了一个匹配滤波器,并且用HSPICE对组成匹配滤波器的主要电路单元进行了电路仿真,分析了仿真的结果,以此来验证WCDMA主同步匹配滤波器电路结构的正确性,随后分析了用神经元MOS电路实现WCDMA主同步匹配滤波器时在性能及结构上的改良。本文的研究工作,探讨了钟控神经元MOS管在通信系统中的应用潜能。从本文的研究内容可以看出,钟控神经元MOS管电路具有结构简单,功耗低等特点,非常适合于低功耗的应用场合,并且可以简化电路结构,特别适合于便携设备的电路设计。
董珍珍[4](2009)在《数模混合型滤波器设计及其仿真》文中认为随着社会信息化的进程越来越快,从上个世纪80年代后期,数字信号处理算法的功能日益增强,集成电路技术的进步,许多传统上用模拟电路实现的信号处理功能很容易用数字方式来实现。但是,随着信号数据率的提高和信号带宽的增加,导致数字信号处理电路规模和功耗增大。因此,不能满足未来信息社会对电子系统中小型化和低功耗的发展要求。随着微电子技术的不断发展,模拟器件或数模混合型器件在高速、低功耗电路的优势逐渐突显出来。基于此背景,针对传统的滤波器电路本文提出了一种数模混合型实现方法,其核心是用数字电路控制的模拟电路对时域离散、幅度连续的信号进行处理。首先,本文介绍了数模混合型滤波器的概念和特点,从高速、低功耗两方面考虑,提出了数模混合型滤波器不同的实现结构。对CDMA通信系统中数模混合型序列匹配滤波器的实现结构进行了详细的介绍,结合序列型匹配滤波器的数模混合型实现方法,提出了FIR滤波器的数模混合型实现结构,并对其结构进行了MATLAB仿真。其次,利用CMOS器件的优点,研究了基于CMOS运放实现的数模混合型滤波器的实现方法。对基于CMOS运放实现的序列型匹配滤波器的电路结构及其工作原理进行了详细介绍,参考序列型匹配滤波器的实现结构提出了基于CMOS运放实现的FIR滤波器的实现结构,对其电路结构和工作原理进行了详细的讨论。与全数字滤波器电路相比,简化了电路结构,同时大大减少了元器件的数目。再次,为了验证滤波器电路功能的正确性,采用PSpice仿真软件分别对基于CMOS运放实现的序列型匹配滤波器和FIR滤波器进行了仿真验证,对不同参数下仿真结果产生的误差进行了分析,并提出了基于CMOS运放实现的FIR滤波器的改进方法。最后,对神经元MOS的结构和特性进行了介绍,并提出了基于神经元MOS实现的FIR滤波器的实现方法。该方法采用互补型神经元MOS源极跟随器来实现滤波器电路的关键部分——加权求和电路,对其电路结构和电路工作原理进行了详细的讨论,用PSpice软件对其进行了仿真验证,表明了其功能的正确性。
邢荣峰[5](2007)在《基于恒模约束神经网络盲多用户检测算法的研究》文中研究指明随着第三代移动通信系统的即将商用,其主要接入方式CDMA技术得到了空前的发展,但由于CDMA固有的多址干扰和远近效应,使得系统容量和系统性能受到了很大限制,常规的匹配滤波器无法克服这些问题。多用户检测技术是在传统单用户检测的基础上,充分利用造成多址干扰的所有用户信息对用户信号进行检测,具有优良的抗多址干扰和抗远近效应性能,成为消除多址干扰和远近效应的关键技术。然而频繁的发送训练序列严重制约了多用户检测技术的实时性和实用性。近年来,基于神经网络的盲多用户检测算法具有运算速度快、并行处理能力强等优点,成为研究的热点课题。本文所做的主要工作如下:1.简要回顾了第三代移动通信系统的发展,阐述了第三代移动通信的关键技术,说明了运用多用户检测的重要性和必要性。同时,在介绍多用户检测算法原理的基础上,分析了现有神经网络多用户检测算法的性能、特点和不足。2.分析了现有的Hopfield神经网络多用户检测算法,针对现有算法的不足,基于约束恒模准则,将Lagrange函数与Hopfield神经网络的能量函数相结合,提出了两种实现DS-CDma盲多用户检测的基于约束恒模算法的Hopfield神经网络算法。仿真表明新算法在复杂度和收敛性方面优于目前同类算法。3.针对恒模算法的缺陷,研究了更新约束恒模算法,并将其与Hopfield神经网络相结合,提出了两种基于更新约束恒模算法的改进型Hopfield神经网络算法。仿真表明两种新算法误码率、信干比性能都优于传统算法,且收敛速度明显提高。
刘高辉,余宁梅,高勇,杨媛[6](2007)在《用于WCDMA系统的一种新型神经元MOS复数匹配滤波器(英文)》文中研究指明提出了一种新型神经元MOS复数匹配滤波器结构,用于实现WCDMA系统中复四相扩频调制信号的解扩运算.主要对关键电路进行了分析,与线性运算器件实现的复数匹配滤波器电路相比,具有结构简单的优点,大大降低了器件数目,HSPICE仿真结果验证了该电路结构的可行性.
张丽飞[7](2007)在《基于遗传算法的BP神经网络在数字滤波器中的应用研究》文中认为滤波器技术的发展到现在已有八十多年的历史,并且已经发展成为了一种相当完善的信号处理技术。目前人们针对所存在的实际系统的问题,应用各种先进的优化算法对经典滤波器进行的优化设计成为研究的重点,并取得了很多成果。目前国内对于遗传算法优化神经网络的研究和分别用二者设计数字滤波器的研究都取得了很多成果,而且鉴于二者相结合所具有的优点,使得它们在数字滤波器设计中的应用具有很好的研究前景,从而改善以往滤波技术,特别是经典滤波器设计中存在的一些问题。本文正是在分析了BP神经网络和遗传算法各自在优化计算中的优缺点之后,提出了一种基于遗传算法的BP神经网络算法。该算法分别利用了它们局部和全局寻优能力的特点,并利用遗传算法去优化BP神经网络的权值,综合为一种新的优化算法。并将该算法用于数字滤波器的优化设计中进行验证。FIR数字滤波器和IIR数字滤波器广泛应用于信号处理中,它们的设计实际上就是一种函数逼近的优化设计。使用本文提出的基于遗传算法的BP神经网络算法设计了几种低通、高通FIR、IIR数字滤波器,并给出了相应的仿真结果以验证其有效性。仿真结果表明:本文研究提出的这种新算法可以很好的逼近理想的滤波器,达到一个比较好的优化设计效果。同其它现有优化设计方法相比,本文提出的算法能更好的逼近理想滤波器,在通阻带内有更小的纹波。
雷晶[8](2006)在《基于标准CMOS工艺的电压型多值逻辑电路设计》文中研究说明多值逻辑电路在提高信号线携带信号量方面,显示了强大的优势,为解决集成电路中互连线增多带来的一系列问题提供了一条有效的解决途径。而在电压型多值逻辑电路中为了实现多级开启阈,普遍采用控制杂质原子的离子注入到MOS管的沟道区中来实现,不仅增加了工艺和工序的难度,也增加了制造的成本。多输入浮栅MOS晶体管(Neuron MOSFET,简写为neuMOS或vMOS)具有在栅上对所有输入信号进行加权求和的功能,以其强大的单元晶体管功能、可在标准CMOS工艺条件下实现多级阈值控制等特点,日益受到重视。本文在对器件的特性进行分析的基础上,对多输入浮栅MOS晶体管在电压型多值逻辑电路中的应用进行了研究。 从基本性能、基本结构、基本电路、浮栅比例因子等方面,对多输入浮栅MOS晶体管的特性进行了较系统的分析。利用多输入浮栅MOS的SPICE模型,对可变阈值特性进行了深入研究,重点分析了互补结构的阈值可变的特性,为多输入浮栅MOS晶体管在多值逻辑电路中的设计与应用提供了理论指导。 以开关-信号理论为指导,建立了描述多输入浮栅MOS开关栅极输入、传输源以及电路电压阈值三者之间相互作用关系的传输运算表达式,对于每个多输入浮栅MOS管的逻辑功能均采用公式化表示。以此理论为设计指导,采用多输入浮栅MOS实现了三值逻辑电路的基本逻辑器件。 进一步提出一种类似于DPL(Double Pass-Transistor Logic)结构的静态和动态电压型CMOS三值电路设计方案。由于电路中同时采用pMOS和nMOS两种传输管,从而保证了输出信号具有完整的逻辑摆幅和高噪声容限。 文中所有设计方案皆基于标准CMOS工艺而无需修改阈值电压,且结构较简单。对所设计的电路采用TSMC 0.35μm双层多晶硅工艺参数进行了HSPICE模拟,大量的模拟结果都表明这些设计的正确性。
刘高辉[9](2006)在《CDMA系统中数模混合型信号处理的若干关键问题研究》文中认为码分多址(CDMA)技术因在频谱利用率、多址接入能力、克服无线信道衰落、软切换、信道分配、提供高的系统容量等方面所具有的优越性能,使其成为数字移动通信、无线局域网、个人通信等系统的主要多址接入技术。随着数字信号处理算法功能的日益增强和集成电路技术的进步,目前CDMA系统的许多信号处理功能都在数字域实现。由于受到A/D转换器字长和信号带宽的限制,数字技术实现的硬件规模较大,导致信号处理电路的功耗较大,不能满足未来移动通信终端设备的低功耗要求。基于此背景,本文在融合非均匀带通采样理论、正交变换理论、匹配滤波器理论、CMOS运放的工作原理以及神经元MOS器件特性的基础上,针对直扩码分多址系统的移动终端提出了一种数模混合型的信号处理方法,深入研究了算法的原理和数模混合型电路的实现结构,并分析了系统性能。取得了以下创新性的成果: 1、对高阶非均匀采样情况下带通信号的频谱混叠现象进行了详细分析,从消除频谱混叠出发,推导出无失真重建时内插函数的频谱函数应该满足的条件;基于带限信号广义采样的重建模型,研究非均匀采样时带通信号的重建问题,将带通信号重建像函数计算变成了一个线性方程组求解问题,利用克拉默法则(Cramer’s rule),通过求解线性方程组得出重建像函数;最后给出了带通信号重建的计算机仿真实例。 2、针对QPSK调制的WCDMA扩频信号提出了一种数模混合型解扩方法,该方法首先通过对接收的WCDMA信号进行二阶采样,在实现时域离散化的同时完成QPSK解调功能,然后用数字电路控制的并行模拟运算电路对恢复出来的扩频基带信号进行相关解扩。理论分析和计算机仿真表明,该方法可以实现WCDMA扩频信号的解扩功能。与全数字解扩方法相比,该方法无需高速A/D转换器和正交解调器,具有高速、低功耗等优点。 3、对数模混合型匹配滤波器的工作原理进行了系统研究,分别提出了基于CMOS运放和神经元MOS器件的数模混合型序列匹配滤波器的两种实现结构,并对关键电路进行SPICE仿真和实验验证,结果表明提出的数模混合型匹配滤波器电路功能正确,与全数字序列匹配滤波器电路相比,简化了电路结构、减小了元件数目;最后讨论了连续信号匹配滤波器的数模混合型实现电路结构,从而为基于
杨媛[10](2004)在《神经元MOS及其应用电路的研究》文中指出随着集成电路的发展及其集成度的提高,传统的基于单一晶体管功能的硅集成电路,出现了很多困难的、急待解决的问题,而神经元MOS晶体管(Neuron MOSFET,简写为neuMOS或vMOS)作为一种具有强大功能的单元晶体管,为解决集成电路中晶体管数目及互连线增多带来的问题提供了一种有效的途径。本文在对器件的特性进行分析的基础上,建立了较精确的器件HSPICE模型,并对器件的应用电路进行了深入研究。 对神经元MOS的特性进行了较系统的分析,提出了浮栅增益因子存在饱和值的观点,分析出浮栅增益因子受场寄生电容的影响从而解释了浮栅增益因子出现饱和值的现象;从电路速度和功耗上对神经元MOS电路和普通CMOS电路进行了比较,讨论了器件输入端子数主要受电路的计算精度、电路速度和电源电压等因素的限制,为神经元MOS电路的设计提供了理论指导。 建立了神经元MOS的HSPICE模型,在对浮栅电势建模时考虑了场寄生电容对浮栅电势的影响,并对模型进行了验证,为神经元MOS电路的设计提供了更精确的模拟手段。 用神经元MOS实现了奇偶校验码系统。设计了8个数据位的奇校验码编码和校验电路;并对所设计的电路进行了HSPICE仿真,结果表明所设计的电路功能正确,跟传统的CMOS电路相比晶体管数目从近五百个减少到西安理工大学博士学位论文三十几个。 开拓了神经元MOS在数字PwM发生器中的应用,大幅度减少了电路中器件的数目,并深入分析了神经元MOS源极跟随器的输出特性,对MOS管的阂值从电压偏差和静态功耗两方面进行了优化设计,得出C一MOS源极跟随器中PMOS和NMOS应取微耗尽型的结论,为C一vMOS源极跟随器在模拟电路中的应用提供了理论指导。 提出了基于神经元MOS的CDMA数模混合型匹配滤波器结构,使得匹配滤波器的结构得到简化,并制作了它的测试电路芯片,在匹配单元电路设计过程中,提出了提高电路运算精度的闺值取消单元电路,实现了电路的高精度运算。关键词:神经元MOS,集成电路,SPICE模型,PWM发生器,匹配滤波器
二、用神经元MOS结构实现的一种新型匹配滤波器(英文)(论文开题报告)
(1)论文研究背景及目的
此处内容要求:
首先简单简介论文所研究问题的基本概念和背景,再而简单明了地指出论文所要研究解决的具体问题,并提出你的论文准备的观点或解决方法。
写法范例:
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
(2)本文研究方法
调查法:该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法:用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法:通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法:通过调查文献来获得资料,从而全面的、正确的了解掌握研究方法。
实证研究法:依据现有的科学理论和实践的需要提出设计。
定性分析法:对研究对象进行“质”的方面的研究,这个方法需要计算的数据较少。
定量分析法:通过具体的数字,使人们对研究对象的认识进一步精确化。
跨学科研究法:运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法:这是社会科学用来分析社会现象的一种方法,从某一功能出发研究多个方面的影响。
模拟法:通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、用神经元MOS结构实现的一种新型匹配滤波器(英文)(论文提纲范文)
(1)神经元MOS管在神经网络中的应用研究(论文提纲范文)
致谢 |
摘要 |
ABSTRACT |
1 绪论 |
1.1 课题研究的背景和意义 |
1.2 国内外研究的现状 |
1.3 本文的研究内容及结构 |
2 神经元MOS管及神经网络的介绍 |
2.1 神经元MOS管的基本结构及其工作原理 |
2.2 神经元MOS管仿真模型 |
2.3 神经元MOS管反相器和源极跟随器 |
3 神经元MOS管在感知器中的应用 |
3.1 单层感知器神经元MOS管电路 |
3.2 多层感知器神经元MOS管电路 |
4 神经元MOS管在HOPFIELD神经网络中的应用 |
4.1 HOPFIELD神经网络介绍 |
4.2 神经元MOS管在HOPFIELD神经网络A/D转换器的应用 |
4.3 神经元MOS管四值编译码电路 |
4.4 神经元MOS管在HOPFIELD联想记忆网络中的应用 |
5 神经元MOS管在HAMMING神经网络中的应用 |
5.1 HAMMING神经网络介绍 |
5.2 神经元MOS管电路设计 |
5.3 系统在数字识别中的应用 |
6 总结与展望 |
6.1 总结 |
6.2 展望 |
参考文献 |
作者简历及取得的研究成果 |
(2)基于大鼠的植入式脑机接口神经信号处理方法研究(论文提纲范文)
摘要 |
Abstract |
绪论 |
1.1 研究背景及意义 |
1.1.1 脑机接口概述 |
1.1.2 研究目的 |
1.2 脑机接口的生理学基础 |
1.2.1 神经元 |
1.2.2 大脑及运动相关的区域 |
1.3 脑机接口中的电生理信号采集 |
1.3.1 Electroencephalography(EEG) |
1.3.2 Electrocorticography(ECoG) |
1.3.3 Local Field Potentials(LFP) |
1.3.4 Single-Units(Neurons) |
1.4 脑机接口研究进展 |
1.4.1 基于EEG信号的脑机接口研究进展 |
1.4.2 植入式脑机接口研究进展 |
1.5 本文的研究目标和内容 |
1.5.1 研究目标 |
1.5.2 研究内容 |
1.6 论文结构 |
第2章 实验设计及信号采集 |
2.1 电极植入手术及行为学实验 |
2.2 信号采集及数据预处理 |
第3章 大鼠神经元锋电位信号分析方法及结果 |
3.1 锋电位的检测方法 |
3.1.1 基于能量算子的锋电位检测方法 |
3.1.2 基于匹配滤波的锋电位检测方法 |
3.2 锋电位分类 |
3.2.1 锋电位分类方法 |
3.2.2 数据来源 |
3.2.3 锋电位分类结果 |
3.2.4 讨论 |
3.3 锋电位发放与行为间的相关性分析 |
3.3.1 神经元集群与运动间的相关性 |
3.3.2 神经元发放模式分析 |
3.4 基于锋电位的神经解码 |
3.4.1 线性解码算法 |
3.4.2 基于概率神经网络的非线性解码算法 |
3.4.3 大鼠前肢压杆运动神经集群解码结果分析 |
第4章 大鼠的LFP信号分析方法及结果 |
4.1 LFP信号与运动数据的相关性分析 |
4.2 基于LFP信号的神经解码 |
第5章 总结与展望 |
5.1 工作总结 |
5.2 工作中的创新点 |
5.3 研究展望 |
参考文献 |
作者简历 |
致谢 |
(3)神经元MOS电路在通信系统中的应用研究(论文提纲范文)
致谢 |
摘要 |
Abstract |
目次 |
1 绪论 |
1.1 课题研究的背景及意义 |
1.2 国内外研究现状 |
1.3 本文的研究内容及结构 |
2 神经元MOs管概述及SPICE仿真模型 |
2.1 神经元MOS管的基本结构及特点 |
2.2 神经元MOS管的SPICE仿真模型 |
2.3 钟控神经元MOS管的基本结构及特点 |
2.4 钟控神经元MOS管的SPICE仿真模型 |
3 WCDMA主同步码的生成及特点 |
3.1 WCDMA小区搜索概述 |
3.2 主同步码的构成 |
4 一种基于钟控神经元MOS管的采样保持电路 |
4.1 传统的采样保持电路实现方法 |
4.1.1 开环结构 |
4.1.2 闭环结构 |
4.2 基于钟控神经元MOS管的采样保持电路 |
4.2.1 基于钟控神经元MOS管的采样保持电路基本结构 |
4.2.2 一种基于准浮栅MOS管的采样保持电路 |
4.2.3 一种基于钟控神经元MOS管的新型采样保持电路 |
4.2.4 采样保持电路的电路仿真以及结果分析 |
5 基于神经元MOS管的WCDMA主同步匹配滤波器结构验证 |
5.1 传统的匹配滤波器结构 |
5.2 基于神经元MOS管的匹配滤波器结构 |
5.3 基于神经元MOS管的WCDMA主同步匹配滤波器结构及仿真 |
5.3.1 WCDMA主同步匹配滤波器结构 |
5.3.2 基于神经元MOS管的WCDMA主同步匹配滤波器结构 |
6 基于神经元MOS管的WCDMA主同步匹配滤波器电路仿真 |
6.1 简化系统的性能仿真 |
6.2 基于神经元MOS管的求和电路 |
6.3 基于神经元MOS管的差分电路 |
6.4 基于神经元MOS管的匹配滤波器系统电路 |
7 总结与展望 |
7.1 总结 |
7.2 展望 |
参考文献: |
作者简历: |
(4)数模混合型滤波器设计及其仿真(论文提纲范文)
摘要 |
Abstract |
1 绪论 |
1.1 数模混合信号处理概念的提出和背景 |
1.1.1 数模混合信号处理概念的提出 |
1.1.2 数模混合型滤波器的研究现状 |
1.2 CMOS器件的研究现状 |
1.3 神经元MOS及其应用的研究现状 |
1.4 数模混合系统中的仿真技术 |
1.4.1 软件介绍 |
1.4.2 Orcad/PSpice |
1.5 本文的主要内容 |
2 数模混合型滤波器 |
2.1 引言 |
2.2 数模混合型滤波器的概念 |
2.3 数模混合型匹配滤波器的设计原理 |
2.3.1 CDMA通信系统介绍 |
2.3.2 匹配滤波器概念 |
2.3.3 数模混合型匹配滤波器的基本结构 |
2.4 FIR滤波器的数模混合型设计原理 |
2.4.1 FIR数字滤波器的基本概念 |
2.4.2 FIR滤波器的特点 |
2.4.3 FIR滤波器的基本设计步骤 |
2.4.4 FIR滤波器的数模混合型基本结构 |
2.5 FIR滤波器的数模混合型实现结构的MATLAB仿真验证 |
2.6 本章小结 |
3 基于CMOS运算放大器实现的数模混合型滤波器 |
3.1 CMOS器件的特点 |
3.2 CMOS运放实现的序列匹配滤波器的电路结构 |
3.2.1 关键电路单元 |
3.2.2 电路工作过程 |
3.3 CMOS运放实现的FIR滤波器的电路结构 |
3.3.1 模拟采样值移位电路的设计 |
3.3.2 开关电容电路 |
3.3.3 模拟采样值加权求和电路的设计 |
3.4 本章小结 |
4 PSpice仿真分析 |
4.1 PSpice仿真软件介绍 |
4.1.1 PSpice仿真软件的发展 |
4.1.2 PSpice的分析功能 |
4.1.3 PSpice的应用 |
4.2 基于CMOS运放实现的序列匹配滤波器的PSpice仿真分析 |
4.2.1 采样脉冲宽度相同时 |
4.2.2 采样脉冲宽度不相同时 |
4.3 基于CMOS运放实现的FIR滤波器的PSpice仿真 |
4.3.1 加权求和电路仿真 |
4.4 基于CMOS运放实现的FIR滤波器加权求和电路的改进 |
4.4.1 加法电路 |
4.4.2 加权求和电路的改进 |
4.4.3 电路工作原理 |
4.4.4 PSpice仿真 |
4.5 本章小结 |
5 神经元MOS实现的FIR数模混合型滤波器 |
5.1 神经元MOS晶体管的结构及特性 |
5.1.1 单管的基本结构及特点 |
5.1.2 互补管的基本结构 |
5.1.3 神经元MOS的特性 |
5.2 神经元MOS器件实现的FIR滤波器的电路结构 |
5.2.1 加权求和电路的工作原理 |
5.2.2 加权求和电路的工作过程 |
5.3 PSpice仿真分析 |
5.4 本章小结 |
6 总结 |
6.1 主要工作和结论 |
6.2 展望 |
致谢 |
参考文献 |
(5)基于恒模约束神经网络盲多用户检测算法的研究(论文提纲范文)
摘要 |
ABSTRACT |
第一章 绪论 |
1.1 第三代移动通信及其关键技术 |
1.1.1 第三代移动通信的发展现状 |
1.1.2 第三代移动通信面临的主要问题 |
1.1.3 第三代移动通信的关键技术 |
1.2 第三代移动通信中的多用户检测技术 |
1.3 第三代移动通信中的盲多用户检测技术 |
1.4 本论文的结构安排 |
第二章 多用户检测技术 |
2.1 多用户检测技术的信道模型 |
2.1.1 离散时间同步信道模型 |
2.1.2 离散时间异步信道模型 |
2.2 盲多用户检测的基本原理及其常用算法 |
2.2.1 盲多用户检测的基本原理 |
2.2.2 盲多用户检测的常用算法 |
2.3 基于神经网络的盲多用户检测 |
2.3.1 人工神经网络概述 |
2.3.2 前馈神经网络盲多用户检测算法 |
2.3.3 反馈神经网络盲多用户检测算法 |
2.4 多用户检测器性能的评价参数 |
2.4.1 误码率 |
2.4.2 渐近有效性 |
2.4.3 抗远近效应 |
2.5 本章小结 |
第三章 基于约束恒模算法的Hopfield神经网络盲多用户检测器 |
3.1 约束恒模算法 |
3.1.1 恒模算法的意义及发展 |
3.1.2 约束盲自适应恒模算法 |
3.2 Hopfield神经网络 |
3.2.1 Hopfield神经网络模型 |
3.2.2 Lyapunov函数 |
3.3 基于单约束恒模算法的Hopfield神经网络盲多用户检测器 |
3.3.1 算法形式 |
3.3.2 仿真结果 |
3.4 基于多约束恒模算法的Hopfield神经网络盲多用户检测器 |
3.4.1 算法形式 |
3.4.2 仿真结果 |
3.5 小结 |
第四章 改进的基于更新约束恒模算法的Hopfield神经网络盲多用户检测器 |
4.1 更新约束恒模算法 |
4.2 改进的单约束Hopfield神经网络多用户检测器 |
4.2.1 算法形式 |
4.2.2 仿真实验 |
4.3 改进的多约束Hopfield神经网络多用户检测器 |
4.3.1 算法形式 |
4.3.2 仿真实验 |
4.4 小结 |
第五章 总结与展望 |
5.1 本文所做的工作 |
5.2 进一步研究的方向 |
参考文献 |
致谢 |
在读期间发表的论文 |
(6)用于WCDMA系统的一种新型神经元MOS复数匹配滤波器(英文)(论文提纲范文)
1 Despreading algorithm of the complex QPSK modulated spread signals |
2 Circuit structure of complex matched filter based on neuron MOS devices |
3 Simulation result of despreading circuit |
4 Conclusion |
(7)基于遗传算法的BP神经网络在数字滤波器中的应用研究(论文提纲范文)
中文摘要 |
英文摘要 |
第一章 绪论 |
1.1 引言 |
1.2 数字滤波器的设计 |
1.3 BP神经网络简介 |
1.4 遗传算法与优化计算 |
1.5 课题的主要内容及研究的重点和难点 |
第二章 数字滤波器的设计 |
2.1 滤波器的基本概念 |
2.2 FIR数字滤波器的设计 |
2.3 IIR数字滤波器设计 |
2.4 FIR DF与IIR DF的比较 |
第三章 BP神经网络与遗传算法 |
3.1 神经网络简介 |
3.2 遗传算法简介 |
3.3 基本遗传算法的基本操作 |
3.4 遗传算法的改进 |
第四章 遗传算法优化BP神经网络 |
4.1 遗传算法和神经网络的结合 |
4.2 本文提出的一种基于遗传算法的BP神经网络学习算法 |
第五章 基于遗传算法的BP神经网络在数字滤波器设计中的应用 |
5.1 基于遗传算法的BP神经网络在FIR DF优化设计中的应用 |
5.2 基于遗传算法的BP神经网络在IIR DF优化设计中的应用 |
第六章 结论 |
参考文献 |
作者在读期间科研成果简介 |
致谢 |
(8)基于标准CMOS工艺的电压型多值逻辑电路设计(论文提纲范文)
摘要 |
Abstract |
目录 |
第一章 绪论 |
1.1.引言 |
1.2.研究背景 |
1.3.多值逻辑研究现状和优点 |
1.3.1.多值逻辑研究现状 |
1.3.2.多值逻辑优点 |
1.4.多输入浮栅MOS在多值逻辑电路中的研究现状 |
1.5.本文的内容安排 |
第二章 多输入浮栅MOS器件分析 |
2.1.多输入浮栅MOS基本结构和性能分析 |
2.1.1.多输入浮栅MOS基本结构 |
2.1.2.多输入浮栅MOS性能分析 |
2.1.3.多输入浮栅MOS的SPICE等效电路模型 |
2.1.4.多输入浮栅MOS主要特点 |
2.2.两个基本电路结构 |
2.2.1.互补管基本结构 |
2.2.2.源极跟随器 |
2.3.多输入浮栅MOS可变阈值研究 |
2.3.1.多输入浮栅MOS可变阈值特性 |
2.3.2.互补结构可变阈值特性 |
2.4.本章小结 |
第三章 基于开关-信号理论的MVL电路设计 |
3.1.开关—信号理论基础 |
3.2.三值文字电路设计 |
3.3.三值反相器/缓冲器设计 |
3.3.1 采用文字电路与CMOS传输门的反相器混和设计 |
3.3.2.基于开关理论的反相器设计 |
3.3.3.基于开关理论的缓冲器设计 |
3.4.采用变源传输的三值与、或门电路设计 |
3.4.1.三值与门设计 |
3.4.2.三值或门设计 |
3.5.三值T门设计 |
3.6.三值编码和译码器 |
3.6.1.译码电路 |
3.6.2.编码电路 |
3.7.本章小结 |
第四章 DPL结构的MVL电路设计 |
4.1.双传输管逻辑 |
4.2.阈值辨别电路 |
4.3.静态DPL结构三值逻辑电路设计 |
4.3.1.三值文字电路设计 |
4.3.2.三值缓冲器/反相器设计 |
4.3.3.三值与/与非门设计 |
4.3.4.三值或/或非门设计 |
4.4.动态DPL结构三值逻辑电路设计 |
4.4.1.三值文字电路设计 |
4.4.2.三值缓冲器/反相器设计 |
4.4.3.三值与/与非门设计 |
4.4.4.三值或/或非门设计 |
4.5.本章小结 |
第五章 总结与展望 |
5.1.全文总结 |
5.2.下一步工作及展望 |
参考文献 |
攻读硕士期间发表的学术论文 |
致谢 |
(9)CDMA系统中数模混合型信号处理的若干关键问题研究(论文提纲范文)
摘要 |
Abstract |
1 绪论 |
1.1 带通信号采样理论的研究现状 |
1.2 带通信号正交变换理论的研究现状 |
1.3 CDMA系统中数模混合型信号处理概念的提出和背景 |
1.3.1 CDMA系统扩频伪随机码捕获技术的发展 |
1.3.2 数模混合型匹配滤波器的研究现状 |
1.4 本文的主要内容和主要结论 |
2 带通信号采样理论的研究 |
2.1 引言 |
2.2 带通信号的均匀采样理论 |
2.2.1 带通采样定理 |
2.2.2 均匀采样时带通信号的无失真重建 |
2.3 带通信号的高阶非均匀采样 |
2.3.1 M阶非均匀采样的定义 |
2.3.2 M阶非均采样时采样频率的选取 |
2.3.3 M阶非均采样信号的频谱分析 |
2.3.4 M阶非均匀采样时带通信号的无失真重建 |
2.4 基于广义采样的带通信号重建理论 |
2.4.1 带通信号均匀采样的最低采样频率 |
2.4.2 带通信号的广义采样定理 |
2.4.3 非均匀采样时带通信号重建像函数的计算 |
2.4.4 计算举例 |
2.5 本章小结 |
3 CDMA扩频信号的数模混合型解扩方法 |
3.1 引言 |
3.2 带通信号正交变换的原理及实现方法 |
3.2.1 带通信号正交变换的原理 |
3.2.2 带通信号正交变换的模拟域实现 |
3.2.3 带通信号正交变换的数字域实现 |
3.3 基于二阶采样的数字正交变换 |
3.3.1 二阶采样实现带通信号正交分解的条件 |
3.3.2 二阶采样正交分解与一阶采样正交分解性能的比较 |
3.4 QPSK调制的WCDMA扩频信号的数模混合型解扩方法 |
3.4.1 二阶采样实现 QPSK信号正交分解的原理和条件 |
3.4.2 基于二阶采样的WCDMA信号数模混合型解扩方法 |
3.4.3 计算机仿真与性能分析 |
3.5 本章小结 |
4 数模混合型匹配滤波器 |
4.1 引言 |
4.2 数模混合型匹配滤波器的基本结构 |
4.2.1 数模混合型匹配滤波器的概念 |
4.2.2 序列匹配滤波器的数模混合型实现结构 |
4.2.3 连续信号匹配滤波器的数模混合型实现结构 |
4.3 基于CMOS运放的数模混合型序列匹配滤波器 |
4.3.1 CMOS器件的特点 |
4.3.2 CMOS运放实现的序列匹配滤波器的电路结构 |
4.3.3 关键电路单元 |
4.4 基于神经元MOS器件的数模混合型序列匹配滤波器 |
4.4.1 神经元MOS晶体管的结构和特性 |
4.4.2 神经元MOS器件实现的序列匹配滤波器的电路结构 |
4.4.3 加权求和电路的工作原理 |
4.4.4 神经元 MOS型序列匹配滤波器的PSPICE仿真 |
4.5 连续信号匹配滤波器的数模混合型实现结构 |
4.5.1 模拟采样值移位电路的设计 |
4.5.2 模拟采样值加权求和电路的设计 |
4.6 本章小结 |
5 CDMA系统中伪随机码的数模混合型捕获检测器的性能分析 |
5.1 引言 |
5.2 CDMA系统中的同步捕获技术 |
5.2.1 伪随机码同步捕获的原理 |
5.2.2 平均捕获时间 |
5.3 伪随机码的数模混合型捕获检测器模型 |
5.4 伪随机码同步捕获的检测概率和虚警概率 |
5.4.1 接收信号与本地扩频码之间的时间关系 |
5.4.2 伪随机码同步捕获的检测概率 |
5.4.3 伪随机码同步捕获的虚警概率 |
5.4.4 捕获性能分析 |
5.5 本章小结 |
6 工作总结 |
6.1 主要工作和结论 |
6.2 主要创新点 |
6.3 工作展望 |
致谢 |
参考文献 |
攻读博士学位期间发表的研究论文 |
(10)神经元MOS及其应用电路的研究(论文提纲范文)
1 绪论 |
1.1 神经元MOS晶体管的基本结构及特性 |
1.1.1 单管的基本结构及特点 |
1.1.2 四端子器件的概念 |
1.1.3 互补管的基本结构 |
1.2 神经元MOS及其应用的研究现状 |
1.3 论文的研究意义及主要内容 |
1.3.1 论文所开展的主要工作 |
1.3.2 本文的内容安排: |
2 神经元MOS的性能分析 |
2.1 器件的浮栅增益因子 |
2.2 神经元MOS电路的速度性能 |
2.3 神经元MOS电路的功耗 |
2.4 器件输入端子的限制因素 |
2.4.1 输入端子数对运算精度的影响 |
2.4.2 输入端子数对速度的影响 |
2.4.3 电源电压对输入端子数的影响 |
2.5 本章小结 |
3 神经元MOS的HSPICE模型 |
3.1 神经元MOS浮栅电势的建模 |
3.2 神经元MOS的SPICE宏模型 |
3.3 神经元MOS互补管的建模 |
3.4 神经元MOS电路宏模型的验证 |
3.5 钟控神经元MOS的建模 |
3.5.1 钟控神经元MOS浮栅电势的建模 |
3.5.2 钟控神经元MOS的SPICE宏模型 |
3.5.3 钟控神经元MOS互补管的建模 |
3.5.4 钟控神经元MOS模型的验证 |
3.6 本章小结 |
4 用神经元MOS实现奇偶校验码系统 |
4.1 奇偶校验码系统介绍 |
4.2 基于神经元MOS的奇偶校验码系统 |
4.3 本章小结 |
5 神经元MOS在PWM发生器的应用 |
5.1 PWM技术介绍 |
5.2 神经元MOS在PWM数字发生器中的应用 |
5.2.1 带加权的神经元MOS源极跟随电路 |
5.2.2 差分电路 |
5.2.3 保持电路 |
5.2.4 改变电源幅值的方法 |
5.2.5 电路仿真结果 |
5.2.6 关于C-vMOS源极跟随器的讨论 |
5.2.7 比较单元的另一种实现方案 |
5.2.8 比较单元的精度分析 |
5.3 本章小结 |
6 基于神经元MOS的模数匹配滤波器 |
6.1 CDMA通信系统介绍 |
6.2 传统的直扩数字匹配滤波器结构 |
6.3 用神经元MOS实现的匹配滤波器结构 |
6.4 基于神经元MOS的匹配滤波器电路单元 |
6.4.1 地址解码器及PN码滑动单元 |
6.4.2 采样保持单元 |
6.4.3 差分绝对值单元 |
6.4.4 求和及门限判决单元 |
6.4.5 一种新型的高精度神经元MOS源极跟随器 |
6.4.6 电路的投片制作及测试结果 |
6.5 结构上的改进 |
6.6 本章小结 |
7 工作总结 |
7.1 主要工作和结论 |
7.2 主要创新点 |
7.3 工作展望 |
致谢 |
参考文献 |
攻读博士学位期间发表的研究论文 |
四、用神经元MOS结构实现的一种新型匹配滤波器(英文)(论文参考文献)
- [1]神经元MOS管在神经网络中的应用研究[D]. 王国飞. 浙江大学, 2012(06)
- [2]基于大鼠的植入式脑机接口神经信号处理方法研究[D]. 章怀坚. 浙江大学, 2011(07)
- [3]神经元MOS电路在通信系统中的应用研究[D]. 李锦煊. 浙江大学, 2010(08)
- [4]数模混合型滤波器设计及其仿真[D]. 董珍珍. 西安理工大学, 2009(S1)
- [5]基于恒模约束神经网络盲多用户检测算法的研究[D]. 邢荣峰. 太原理工大学, 2007(04)
- [6]用于WCDMA系统的一种新型神经元MOS复数匹配滤波器(英文)[J]. 刘高辉,余宁梅,高勇,杨媛. 电子器件, 2007(02)
- [7]基于遗传算法的BP神经网络在数字滤波器中的应用研究[D]. 张丽飞. 西华大学, 2007(03)
- [8]基于标准CMOS工艺的电压型多值逻辑电路设计[D]. 雷晶. 浙江大学, 2006(09)
- [9]CDMA系统中数模混合型信号处理的若干关键问题研究[D]. 刘高辉. 西安理工大学, 2006(01)
- [10]神经元MOS及其应用电路的研究[D]. 杨媛. 西安理工大学, 2004(02)